偶串

链接: https://www.nowcoder.com/questionTerminal/6b210792272e4de68d8df8d232076765
来源:牛客网

如果一个字符串由两个相同字符串连接而成,就称这个字符串是偶串。例如"xyzxyz"和"aaaaaa"是偶串,但是"ababab"和"xyzxy"却不是。
牛牛现在给你一个只包含小写字母的偶串s,你可以从字符串s的末尾删除1和或者多个字符,保证删除之后的字符串还是一个偶串,牛牛想知道删除之后得到最长偶串长度是多少。
输入描述:
输入包括一个字符串s,字符串长度length(2 ≤ length ≤ 200),保证s是一个偶串且由小写字母构成


输出描述:
输出一个整数,表示删除之后能得到的最长偶串长度是多少。保证测试数据有非零解
示例1

输入

abaababaab

输出

6

考察二分查找和判断对称字串

#include<bits/stdc++.h>
 
using namespace std;
 
bool isok(string str , int start1 ,int start2)
{
    int end = start2;
    bool flag = 1;
    while(start1 < end)
    {
        if(str[start1] != str[start2])
        {
            flag = 0;
            break;
        }
        start1 ++;
        start2 ++;
    }
    return flag;
}
int main()
{
    string s;
    cin>>s;
    int start = 0,n =s.size();
    int mid = (start + n)/2;
    int d = 2;
    n = n -d;
    while(n > 0)
    {
        if(isok(s,start, mid - 1))
        {
            break;
        }
        else
        {
            d += 2;
            mid = mid - 1;
            n -=2;
        }
     }
     cout<<s.size() - d;
     return 0;
}

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: Verilog是一种硬件描述语言,它可以用来设计数字电路,其中也包括串口电路。在串口电路中,偶校验是一种常见的校验方式。 偶校验是指在传输数据时,传输的每个字节都有一个附加的“校验位”,该校验位的值由这个字节中所有1的个数来决定,如果发现1的个数为偶数,那么校验位就被设置为0,否则就被设置为1。在接收端,接收到数据时会重新计算校验位,并且验证接收到的数据是否正确。 在Verilog中,可以使用If语句来实现偶校验。例如: reg [7:0] data_in; // 表示传输的字节 reg parity; reg [7:0] data_out; always @(posedge clk) begin // 计算传输数据的校验位 integer i, count = 0; for(i = 0; i < 8; i = i + 1) begin if(data_in[i] == 1'b1) begin count = count + 1; end end if(count % 2 == 0) begin parity = 1'b0; // 偶校验,校验位为0 end else begin parity = 1'b1; // 偶校验,校验位为1 end // 将传输数据和校验位打包成一个字节 data_out = {data_in, parity}; end 因此,在Verilog中实现串口的偶校验,可以通过计算传输数据中1的个数来确定校验位的值,并将它和传输数据打包成一个字节。这样,在接收端就可以验证数据是否正确。 ### 回答2: Verilog是一种硬件描述语言,它被广泛用于数字电路和系统级设计。串口通信是一种常见的通信方式,它可以将数据从一个设备传输到另一个设备。在串口通信中,常用的校验方式有奇偶校验、偶校验和无校验。 Verilog中的串口模块通常会支持多种校验方式,包括偶校验。偶校验是一种校验方式,它在传输数据之前将数据位进行处理,使得数据位中1的个数为偶数。然后,在接收端,接收到的数据位将进行相同的处理,并比对是否符合偶校验规则。如果不符合,则说明传输过程中出现了错误,需要重新传输数据。 使用Verilog设计串口模块,可以通过简单的修改代码实现各种校验方式,包括偶校验。偶校验在硬件电路设计中具有重要意义,可以保证数据传输的准确性,提高了系统的可靠性和稳定性。因此,在设计串口通信模块时,对各种校验方式的理解和掌握是十分必要的。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值