FPGA与数字IC
文章平均质量分 82
FPGA与数字IC
多喝烫水-
这个作者很懒,什么都没留下…
展开
-
数字IC设计 Synopsys EDA Tools的安装补充
Synopsys EDA Tools的安装原创 2023-02-03 16:22:53 · 1485 阅读 · 1 评论 -
CMOS门电路总结
CMOS组成的常见门电路原创 2023-01-02 15:14:50 · 3906 阅读 · 1 评论 -
FPGA 三分频 五分频 任意分频 Vreilog实现
FPGA 三分频 五分频原创 2022-12-10 17:03:34 · 1511 阅读 · 0 评论 -
FPGA 按键消抖的硬件和软件解决思路
RS触发器在按键个数较少时可用硬件方法消除键抖动。如图 所示的 RS 触发器为常用的硬件去抖。图中两个与非门构成一个 RS 触发器。当按键未按下时,输出为 0;当键按下时,输出为 1。此时即使用按键的机械性能,使按键因弹性抖动而产生瞬时断开(抖动跳开 B),只要按键不返回原始状态 A,双稳态电路的状态不改变,输出保持为 0,不会产生抖动的波形。也就是说,即使 B 点的电压波形是抖动的,但经双稳态电路之后,其输出为正规的矩形波。这一点通过分析RS 触发器的工作过程很容易得到验证软件消抖原创 2022-02-13 17:55:23 · 1571 阅读 · 0 评论 -
Quartus II 中编译警告解决办法整理
Quartus II 中编译警告解决办法,长期更新开一帖子长期记录Quartus II 的Warning解决办法目录Warning (18236):Warning (292013):Warning (18236):Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLE原创 2022-02-11 19:45:24 · 4695 阅读 · 0 评论 -
Verilog --状态机编码方式
状态机所包含的N种状态通常需要用某种编码方式表示,即状态编码,或状态分配。选择合适的编码方案,将有助于电路的面积和资源的利用。设计时,需要考虑电路复杂度和电路性能这两个因素。状态变量存储在触发器中,使用下一时钟边缘上的下一状态进行更新(即使没有状态变化也是如此)。如何使用触发器来表示状态值具体取决于状态的数量和是否选择用某种特定的方法来管理综合工具。状态编码最常见的三种类型是:顺序二进制编码、格雷码和独热码二进制编码为最紧凑的编码,eg. '000' '001' '010' '101'优点.原创 2022-02-09 16:00:47 · 2834 阅读 · 0 评论