计算机组成原理试题和答案,计算机组成原理试题(含答案)

《计算机组成原理试题(含答案)》由会员分享，可在线阅读，更多相关《计算机组成原理试题(含答案)(6页珍藏版)》请在人人文库网上搜索。

1、2013-2014学年第二学期计算机组成原理I期中考试卷专业：信息管理层次：普通高等教育年级：2012学号： 姓名：一、解释下列概念：1、存储单元：2、存储字长：3、存储容量：4、机器字长：5、PC:6、MAR:7、MDR:8、MIPS:9、同步通信：10:存储器带宽：二、某8位微型机地址码为18位，若使用4KX4位的RA芯片组成模块板结构的存 储器，试问：(1) 该机所允许的最大主存空间是多少？(2) 若每个模块板为32KX 8位，共需几个模块板？(3) 每个模块板内共有几片RA芯片？(4) 共有多少片RAM(5) CPI如何选择各模块板？解：(1)该机所允许的最大主存空间是：218 X 8。

2、位=256KX 8位=256KB(2) 模块板总数 =256KX 8 / 32K X 8 = 8 块(3) 板内片数=32KX8 位 / 4K X4 位=8 X 2 = 16 片(4) 总片数=16片X 8 = 128 片(5) CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片。地址格式 分配如下：模板号(3位)芯片号(3位)片内地址(12位)三、设某机主存容量为4MB Cache容量为16KB,每字块有8个字，每字32位，设 计一个四路组相联映象(即Cache每组内共有4个字块)的Cache组织，要求：(1) 画出主存地址字段中各段的位数；(2) 设Cache的初态为空，。

3、CPU依次从主存第0、1、299号单元读出100 个字(主存一次读出一个字)，并重复按此次序读 8次，问命中率是多少？(3) 若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少 倍？(1) 由于容量是按字节表示的，则主存地址字段格式划分如下：主存字块标记组地址组内字块地址872字块内字地址3字节地址2(2 )由于题意中给出的字地址是连续的，故(1)中地址格式的最低2位不参加字的读出操作。当主存读0号字单元时，将主存 0号字块(07 )调入Cache (0组x号块)，主存读8号字 单元时，将1号块(815 )调入Cache (1组x号块)主存读96号单元时，将12号。

4、块(96103)调入 Cache (12 组 x 号块)。:、 共需调100/813次，就把主存中的 100个数调入Cache。除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。则在800个读操作中：访 Cache 次数=(100-13 ) +700=787 次:-0.98:- Cache 命中率=787/80098%(3 )设无Cache时访主存需时 800T (T为主存周期)，加入Cache后需时：800T/(787*T/6)+13*T) = 5.55倍有Cache和无Cache相比，速度提高 4.55倍左右。四、磁盘组有六片磁盘，每片有两个记录面，存储区域内径22厘米，外。

5、径33厘米，道密度为40道/厘米，内层密度为400位/厘米，转速2400转/分，问:(1) 共有多少存储面可用？(2) 共有多少柱面？(3) 盘组总存储容量是多少？(4) 数据传输率是多少？解：(1 )若去掉两个保护面，则共有：6 X2 - 2 = 10个存储面可用；(2) 有效存储区域=(33-22 ) / 2 = 5.5cm柱面数 =40 道/cm X 5.5= 220 道(3 )内层道周长=22*3.14=69.08cm道容量=400 位/cm X 69.08cm=3454B面容量=3454B X 220道=759，880B盘组总容量 =759，880B X 10面=7，598，800B。

6、(4 )转速=2400 转/ 60秒=40转/秒数据传输率 =3454B X 40转/秒=138, 160 B/S、:I . 7.注意: 1 )计算盘组容量时一般应去掉上、下保护面；2)二的精度选取不同将引起答案不同，一般取两位小数;3 )盘组总磁道数= 柱面数(=一个盘面上的磁道数)4 )数据传输率与盘面数无关；5 )数据传输率的单位时间是秒，不是分。五、写出1101对应的汉明码。解：有效信息均为 n=4位，假设有效信息用 b1b2b3b4表示 校验位位数 k=3位，(2k=n+k+1)C1c2b1c4b2b3b4设校验位分别为 c1、c2、c4，则汉明码共 4+3=7位，即: 校验位在汉明。

7、码中分别处于第1、2、4位C1 C2 1 C4 1 0 1c1=1 1 1=1c2=1 0 1=0c4=1 0 1=0当有效信息为1101时，汉明码为1010101六、设CP共有16根地址线，8根数据线，并用MREQ (低电平有效)作访存控 制信号，R/W作读写命令信号(高电平为读，低电平为写)。现有 8片8K8位的RA芯片与CPU目连，试回答：(1)用74138译码器画出CPU与存储芯片的连接图；(2)写出每片RAM的地址范围；解：(1) CPU与存储器芯片连接逻辑图：+5V( 2 )地址空间分配图：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FF。

8、FHRAM3:6000H-7FFFHRAM4:8000H-9FFFH RAM5:A000H-BFFFHRAM6:C000H-DFFFH RAM7:E000H-FFFFH(3) 如果运行时发现不论往哪片RAM写入数据后，以 AOOOH为起始地址的存储芯片 (RAM5) 都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。 假设芯片与译码器本身都是好的，可能的情况有：1)该片的-CS端与-WE端错连或短路；2)该片的-CS端与CPU的-MREQ端错连或短路；3)该片的 -CS 端与地线错连或短路。(4) 如果地址线 A13与CPUI断线，并搭接到高电平上，将会岀现A13恒为“ 1”的情况。 此时存储器只能寻址 A13=1的地址空间(奇数片)，A13=0的另一半地址空间(偶数片)将永远访问 不到。若对 A13=0的地址空间(偶数片)进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。