16 用存储容量为16Kxl位的存储器芯片来组成一个64Kx8位的存储器,则在字方向和位方向分别扩展了()倍
A4、2
B8、4
C2、4
D4、8
答案:D
17 在DMA传送方式中,由()发出DMA请求,在传送期间总线控制权由()掌握
A.外部设备、CPU
B.DMA控制器、DMA控制器
C.外部设备、DMA控制器
D.DMA控制器、内存
答案：C
19
下列说法中错误的是()。
I.程序中断过程是由硬件和中断服务程序共同完成的
II.在每条指令的执行过程中,每个总线周期要检查一次有无中断请求
III.检测有无DMA请求,一般安排在一条指令执行过程的末尾
IV.中断服务程序的最后指令是无条件转移指令
A.III、IV
B.II、III、IV
C.II、IV
D.I、 II、III、IV
答案：B
题解：
II.在每条指令的执行过程中,每个总线周期要检查一次有无中断请求
II.在每条指令执行结束后,要检查一次有无中断请求，不会发生在执行过程中
ps：一个指令的执行通常需要多个总线周期
取指令阶段：CPU 从内存中取出指令（一个或多个总线周期）。
指令译码阶段：CPU 解码指令并确定需要执行的操作（一个总线周期）。
操作数获取阶段：CPU 从内存或寄存器中获取指令所需的操作数，（一个或多个总线周期）。
执行操作阶段：CPU 执行指令并进行相应的操作（一个或多个总线周期）。
存储结果阶段：CPU 将操作结果存储到寄存器或内存中（一个或多个总线周期）。
总线周期： CPU 在与外部设备进行数据传输时，所需的基本时间单位。在一个总线周期中，CPU 会发送或接收一个数据或一组数据，并进行相应的控制信号操作。
III.检测有无DMA请求,一般安排在一条指令执行过程的末尾
III.每个总线周期结束后检测有无DMA请求
ps：因为dma与cpu无关，不用等指令结束后
IV.中断服务程序的最后指令是无条件转移指令
IV.中断服务程序的最后指令是中断返回指令
20
在多级存储体系中，“Cache-主存”结构的作用是解决()的问题
A.主存容量不足
B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配
D.主存与CPU速度不匹配
答案：D
题解：cache中存储了主存中最常访问的数据和指令。当 CPU 需要访问主存中的数据时，先从 Cache 中查找，如果 Cache 中存在需要的数据，则直接从 Cache 中获取，避免了访问主存的时间延迟，提升了cpu效率。
二、填空
21
常见的三种总线集中式判优控制中，链式查询对电路故障最敏感。
题解：
总线判优控制的集中式方式有三种：
链式查询：优点-结构简单、主要运用于简单的嵌入式系统中
缺点-速度慢、对电路故障特别敏感。
计数器定时查询：控制部件是计数器，
优点-响应时间快，对优先次序的控制相当灵活
缺点-控制线数增加了很多
独立请求方式：控制部件是排位器，
优点-响应时间快，对优先次序的控制相当灵活
缺点-控制线数增加了很多
22按照信息的传送格式,接口可分为并行和串行两大类。
23 计算机系统的层次结构中,位于硬件之外的所有层次统称为虚拟机器
24 计算机中存储数据的最小单位为位;比特位:b;bit位;bit
25计算机中的存储器分为主存和辅存,在CPU执行程序时,必须将指令存放在主存储器中即辅助存储器不能够直接同CPU交换信息。
26 内存储器容量为256K时,若首地址为00000H,那么末地址的十六进制表示是3FFFFH
题解：256k-1=2^18-1=11 1111 1111 1111 1111(二进制)=3ffff
寻址256K内存，需要使用18位地址线。这是因为2的18次方等于262144，即256K
27典型的冯·诺依曼计算机是以运算器/ALU为核心的
28 实现机器指令的微程序一般存放在控制存储器中而用户程序存放在主存储器中
题解：
控制存储器（ROM/只读）用于存放微程序、微指令，主存RAM存放指令和数据+
29单重中断服务程序的执行顺序为保护现场、设备服务、恢复现场、开中断和中断返回
题解：
单重中断与多重中断/是否允许嵌套取决于开中断的时间
单重中断服务程序的执行顺序五个步骤：
保护现场：中断请求到达时，CPU保存当前程序环境，使中断处理结束后能够恢复现场。
设备服务：中断服务程序会进行相应的操作，完成中断服务的任务。
恢复现场：中断服务程序执行完毕，CPU从保存的环境恢复现场，继续执行被中断的程序。
开中断：将中断屏蔽标志复位（即开放中断），使CPU能够响应其他中断请求。
中断返回：CPU交还控制权，继续执行原来的指令。
多重中断中断服务程序的执行顺序为保护现场、开中断、设备服务、恢复现场、和中断返回
1. 指令操作码字段表征指令的__操作特征与功能___，而地址码字段指示___ 操作数的地址。
2. 通常计算机的更新换代以 CPU架构 依据。
3. 计算机软件一般分为两大类：___ 系统软件和应用软件 ___ 。
4. CPU由运算器和 控制器 组成。
5. 微指令的的格式可以分为 垂直型 和水平两种类型。
6. 基本的指令周期包括 取指周期 和执行周期。
7. 冯．诺依曼型计算机中，指令和数据都用 二 进制数据表示，并以同等地位存放在 存储器 。
1. 根据小数点位置不同，定点数有 纯小数 和纯整数之分。
2. Cache是一种 高速缓冲 存储器，是为了解决CPU和主存之间 速度 不匹配而采用的一项重要硬件技术。
3. CPU从存储器取出一条指令并执行这条指令的时间和称为 指令周期 。
4. 存储器的技术指标有 存储容量 ，存储时间、存储周期和存储器带宽。
5. 总线判优可以分为 集中式 和分布式两种。
6. 单重中断服务程序的执行顺序为保护现场、设备服务、恢复现场、 开中断 和中断返回。
7. IO指令的一般格式由操作码、 命令码 和 设备码 构成。
8. 八进制数736转换成二进制数为 111011110 。
1. 计算机唯一能直接执行的语言是__ 机器 _语言。
2. 任何指令周期的第一步必定是__ 取指 周期。
3. 按照奇偶校验原理，若对二进制编码10011110进行奇校验，校验位应为___0____。
4. 浮点数加减运算过程一般包括____对阶______、尾数运算、规格化、舍入和溢出判断等步骤。
5. 高速缓冲存储器是为了缓解___cpu_______和_主存_____之间速度不匹配的矛盾而设置的。
6. 存储容量的扩展通常包括_______字扩展__位扩展_________、字位扩展三种扩展方式。
7. 浮点数的表示范围取决于___阶码_______的位数，而精度取决于__尾数________的位数。
1. 对二进制编码10010110进行偶校验，校验位应为___0____。
2. 完成一条指令的执行通常包含4个典型的工作周期，它们是 取指周期，间指周期，执行周期，中断周期。
3. 计算机中存放当前指令地址的寄存器叫做 指令寄存器 ，其位数取决于 指令字长 。
4. 主存块和Cache块可按三种方式进行映射，分别是直接映射、 全映射 、
组映射 。
三.简答题
30在异步串行通信中,数据有1位起始位,7位数据位,1位校验位,2位停止位，如果每秒可传输20个数据,则数据传输的波特率和比特率分别为?
答：
一帧包含：1+7+1+2=11位
波特率为 :11*20=220bps（位/秒）
有效数据位为7，比特率为,7*20=140bps （位/秒）
ps：波特率是指单位时间内传送二进制数据的位数
比特率即单位时间内传送二进制有效数据的位数
31 什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件都应具备什么特点?
答案:
总线是一种能由多个部件分时共享的公共信息传送线路。 (3分)
总线传输的特点是:同时只允许有一个部件向总线发送信息，但多个部件可以同时从总线上接收相同的信息。(2分)
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。（2分)
四.论述题
32.某机字长16位，cpu地址总线20位，数据总线16位，存储器按字编址，Cpu的控制信号线有:MREQ(存储器访问请求，低电平有效)，R/W(读写控制，低电平为写信号高电平为读信号)。试问:
(1)该机可以配备的最大主存容量为多少? 若该机主存采用6KX1bit的DRAM芯片(内部为4个128x128阵列)构成最大主存空间，则共需多少个芯片?
(2)若为该机配备16Kx16位的Cache，每字块16字，采用4路组相联映象，试写出对主存地址各个字段的划分(各个字段的位数);若主存地址为03287H，则该地址映象到的Cache的哪一组?
答案:
(1)该机最大主存容量为220*16位=2MB (4分)
ps：主存容量 = 存储单元的个数 （2^20）x 存储单元的容量(2B)=2MB
存储单元按字编址。每个存储单元容量是个字，1个字=16位=2B。
存储单元的个数=地址数=2^地址总线=2^20
若该机主存采用64KX1bit的DRAM芯片(内部为4个128X128阵列)构成最大主存
空间，则共需(2^20*16)/(64KX1) =(2^20*16) /(216x1) =256个芯片。 (4分)
(2)若为该机配备16KX16位的Cahe，每字块16字，采用4路组相联映象，则:
块内地址:每字块16字,块内地址=log2 16=4.
Cache组地址 :Cache共有 (16KX16) /(16X16) =2^10块，分四组为2^10/4=2^8，
主存高位标记：20-8-4=8
因此对主存20位地址划分如下: 主存高位标记(8位)，Cache组地址 (8位)，块内地址(4位)
若主存地址为03287H，则该地址映象到的Cache的第28H组。
33.已知A=-0.1101，B=-0.0011 写出求[A+B]补的过程并判断溢出
答案:
[A]补=1.0011，[B]补=1.1101
[A+B]补=[A]补+[B]补=1.0011+1.1101=1.0000( 10分)两个负数相加，结果仍为负数，符号位未变，无溢出( 5分)
ps：原码：一个整数的二进制形式反码
反码：正数的反码就是其原码（原码和反码相同）；负数的反码是将原码中除符号位以外的所有位（数值位）取反。
补码：正数的补码就是其原码（原码、反码、补码都相同）；负数的补码是其反码加 1。
补码运算规则：
①加法：
整数： [A]补 + [B]补 = [A+B]补
小数： [A]补 + [B]补 = [A+B]补
②减法：
整数： [A-B]补 = [A]补 + [-B]补
小数： [A-B]补 = [A]补 + [-B]补
关于溢出：
m表示符号位是否进位（进位为1，否则为0）
n表示最高数值位是否进位（进位为1，否则为0）
相同为零，不同为一
补码的第一个二进制数表示符号位，第二个二进制数表示最高数值位
34设某机有四个中断源A、B、C、D，其硬件排队优先次序为A >B >C>D，现要求将中断处理次序改为 B>A >D>C
(1) 写出每个中断源对应的屏蔽字
(2)若4个中断源同时有中断请求，画出CPU执行程序的轨迹。
答:
根据题意，每个中断源对应的屏蔽字为 :（有1就能屏蔽掉它发出的中断请求）
ABCD
A1011
B1111
C0010
D0011
知识点纯享
课后部分习题及参考答案
一、
1.1 什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？
答：计算机系统由硬件和软件两大部分组成。
硬件即指计算机的实体部分，它由看得见摸的着的各种电子元器件，各类光电、机设备
的实物组成，如主机、外设等。
软件时看不见摸不着的，由人们事先编制成具有各类特殊功能的信息组成，用来充分发
挥硬件功能，提高机器工作效率，便于人们使用机器，指挥整个计算机硬件系统工作的程序集合。软件和硬件都很重要。
1.2 如何理解计算机系统的层次结构？
答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
1.3 说明高级语言、汇编语言和机器语言的差别和联系。
答：机器语言由0、1代码组成，是机器能识别的一种语言。汇编语言是面向机器的语言，它由一些特殊的符号表示指令，高级语言是面向用户的语言，它是一种接近于数学的语言，直观，通用，与具体机器无关。
1.5 冯·诺依曼计算机的特点是什么？
答：由运算器、控制器、存储器、输入设备、输出设备五大部件组成
指令和数据以同一形式（二进制形式）存于存储器中
指令由操作码、地址码两大部分组成
指令在存储器中顺序存放，通常自动顺序取出执行
以运算器为中心
1.6 画出计算机硬件组成框图，说明各部件的作用及计算机硬件的主要技术指标。
答：
控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。
运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。
存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。
输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。
输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以接收和识别的信息形式的设备
计算机技术指标： 机器字长：一次能处理数据的位数，与CPU的寄存器位数有关 存储容量：主存：存储单元个数×存储字长 运算速度：MIPS, CPI, FLOPS等。数据通路宽度 运算速度
1.7 解释下列概念：
答：主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机：计算机硬件的主体部分，由 CPU+MM（主存或内存）组成 CPU：中央处理器，是计算机硬件的核心部件，由运算器+控制器组成 主存：计算机中存放正在运行的程序和数据的存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成 存储单元：可存放一个机器字并具有特定存储地址的存储单位 存储元件/存储基元/存储元：存储一位二进制信息的物理元件，是存储器中最小的存储单位，不能单独存取 存储字.：一个存储单元所存二进制代码的逻辑单位 存储字长：一个存储单元所存二进制代码的位数 存储容量：存储器中可存二进制代码的总量 机器字长：CPU 能同时处理的数据位数 指令字长：一条指令的二进制代码位数。
1.11 指令和数据都存于存储器中，计算机如何区分它们？
计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的既为指令，执行周期（或相应微程序）取出的既为数据。 另外也可通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。
1.12 什么是指令？什么是程序？
指令：人为输入计算机，由计算机识别并执行一步步操作的命令的形式称为指令。
程序：一系列指令的有序集合称为程序。
三、
3.1什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？
答：P41.总线是多个部件共享的传输部件。
总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用。
为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。
3.4为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？
答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；
常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；
特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。
3.5 解释下列概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期和总线的通信控制。
答：P46。
总线宽度：通常指数据总线的根数；
总线带宽：总线的数据传输率，指单位时间内总线上传输数据的位数；
总线复用：指同一条信号线可以分时传输不同的信号。
总线的主设备（主模块）：指一次总线传输期间，拥有总线控制权的设备（模块）；
总线的从设备（从模块）：指一次总线传输期间，配合主设备完成数据传输的设备（模块）， 它只能被动接受主设备发来的命令；
总线的传输周期：指总线完成一次完整而可靠的传输所需时间；
总线的通信控制：指总线传送过程中双方的时间配合方式。
3.6 试比较同步通信和异步通信。
答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。
异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。
3.16 在异步串行传送系统中，字符格式为1个起始位、8 个数据位、1 个校验位、2 个终止位。 若要求每秒传送 120 个字符，试求传送的波特率和比特率。
答;波特率：（1+8+1+2）X 120 波特
比特率：8 X 120 bps
四
4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？
答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？
解：存储器的带宽指单位时间内从存储器进出信息的最大数量。
存储器带宽 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒
注意：字长32位
4.7一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？
1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位
解：地址线和数据线的总和 = 14 + 32 = 46根；
选择不同的芯片时，各需要的片数为：
1K×4：（16K×32） / （1K×4） = 16×8 = 128片
2K×8：（16K×32） / （2K×8） = 8×4 = 32片
4K×4：（16K×32） / （4K×4） = 4×8 = 32片
16K×1：（16K×32）/ （16K×1） = 1×32 = 32片
4K×8：（16K×32）/ （4K×8） = 4×4 = 16片
8K×8：（16K×32） / （8K×8） = 2×4 = 8片
4.9 什么叫刷新？为什么要刷新？说明刷新有几种方法。
解：刷新：对DRAM定期进行的全部重写过程；
刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；
常用的刷新方法有三种：集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。
分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
异步式：是集中式和分散式的折衷。
4.15 设CPU共有16根地址线，8根数据线，并用 （低电平有效）作访存控制信号， 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：
（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；
（2）指出选用的存储芯片类型及数量；
（3）详细画出片选逻辑。
解：（1）地址空间分配图：
系统程序区（ROM共4KB）：0000H-0FFFH
用户程序区（RAM共12KB）：1000H-FFFFH
（2）选片：ROM：选择4K×4位芯片2片，位扩展
RAM：选择4K×8位芯片3片， RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)
（3）各芯片二进制地址分配如下：
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1
CPU和存储器连接逻辑图及片选逻辑如下图所示：
4.16. CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连，试回答：
（1）用74138译码器画出CPU与存储芯片的连接图；
（2）写出每片RAM的地址范围；
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。
（4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将出现什么后果？
解：（1）CPU与存储器芯片连接逻辑图：
（2）地址空间分配图：
RAM0:0000H-1FFFH
RAM1:2000H-3FFFH
RAM2:4000H-5FFFH
RAM3:6000H-7FFFH
RAM4:8000H-9FFFH
RAM5:A000H-BFFFH
RAM6:C000H-DFFFH
RAM7:E000H-FFFFH
（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的，可能的情况有：
1）该片的-CS端与-WE端错连或短路；
2）该片的-CS端与CPU的-MREQ端错连或短路；
3）该片的-CS端与地线错连或短路。
（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为?1?的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。
4.29 假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？
解： 1、Cache的命中率为4800/（4800+200）=0.96
2、平均访问时间为30ns×0.96+150ns×（1-0.96）=34.8ns
3、由题意可知，访问主存的时间是访问Cache时间的5倍（150ns/30ns=5
设访问Cache的时间为t，访问主存的时间为5t，Cache-主存系统的访问效率为e，则e=t/[0.96×t+(1-0.96)×5t]=86.2%
4、 设无Cache时访主存需时5000*5t，加入Cache后需时：
4800t +200*5t =5800t
则：5000*5t /5800t =4.31倍
Cache和无Cache相比，速度提高了3.31倍左右。
4.30 一个组相连映射的CACHE由64块组成，每组内包含4块。主存包含4096块，每块由128字组成，访存地址为字地址。试问主存和高速存储器的地址各为几位？画出主存地址格式。
解：cache组数：64/4=16 ，Cache容量为：64*128=213字，cache地址13位
主存共分4096/16=256区，每区16块
主存容量为：4096*128=219字，主存地址19位，地址格式如下：
主存字块标记（8位） 组地址（4位） 字块内地址（7位）
五
5.1 I/O有哪些编址方式?各有何特点？
答：常用的I/O编址方式有两种： 1/O与内存统一编址和I/O独立编址； 特点：I/O与内存统一编址方式的 1/O地址采用与主存单元地址完全一样 的格式，I/O设备和主存占用同一个地 址空间，CPU可像访问主存一样访问 I/O设备，不需要安排专门的I/O指令。
l/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。
5.8 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的数据传送速率为多少?
答：480×10=4800位/秒=4800波特；
波特——是数据传送速率波特率的单位。
5.10 什么是I/O接口?为什么要设置1/O接口？I/O接口如何分类?
答：I/O接口一般指CPU和I/O设备间的连接部件；l/O接口分类方法很多，主要有：
按数据传送方式分有并行接口和串行接口两种；
按数据传送的控制方式分有程序控制接口、程序中断接口、DMA接口三种。
5.13 说明中断向量地址和入口地址的区别和联系。
答：中断向量地址和入口地址的区别：向量地址是硬件电路(向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。
中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。
5.16 在什么条件和什么时间，CPU可以响应I/O的中断请求?
答：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1（EINT=1），且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。
5.23说明调用中断服务程序和调用子程序的区别。
答： 调用中断服务程序和调用子程序的区别是：
（ 1）中断服务程序与中断时 CPU 正在运行的程序是相互独立的，它们之间没有确定的关系。子程序调用时转入的子程序与 CPU 正在执行的程序段是同一程序的两部分。
（ 2）除了软中断，通常中断产生都是随机的，而子程序调用是由 CALL 指令（子程序调用指令）引起的。
（ 3）中断服务程序的入口地址可以通过硬件向量法产生向量地址，再由向量地址找到入口地址。子程序调用的子程序入口地址是由 CALL 指令中的地址码给出的。
（ 4）调用中断服务程序和子程序都需保护程序断点，前者由中断隐指令完成，后者由 CALL 指令本身完成。
（ 5）处理中断服务程序时，对多个同时发生的中断需进行裁决，而调用子程序时一般没有这种操作。
八
8.19 中断系统中采用屏蔽技术有何作用?
答：采用屏蔽技术的作用是：
（1）在多重中断系统中，CPU响应中断后不希望有级别低的其他中断请求的干扰，采用屏蔽技术可屏蔽本级和更低级的中断请求，使中断处理可靠进行。
（2）改变中断处理的优先级。
（3）有选择地封锁部分中断请求，使程序控制更灵活。
8.22在中断处理过程中,为什么要进行中断判优?有几种实现方法?若想改变原定的优先顺序,可采取什么措施?
答：任何一个中断系统，在任一时刻，只能响应一个中断源的请求。当某一时刻有多个中断源提出中断请求时，中断系统必须按其优先顺序予以响应，这称为中断判优。
CPU 在某一时刻只能响应一个中断故必须中断判优，以解决相响应的优先次序。
中断判优有两种方法实现：硬件排队和软件排队。前者用组合逻辑电路实现，后者用程序按优先级别（从高到低）顺序查询各中断源，以实现排队。
欲想改变优先顺序，可采用屏蔽技术，重新设置屏蔽字，封锁级别高的请求源，开放级别低的请求源。
8.23在中断处理过程中，“保护现场”需要完成哪些任务?如何实现?
答：中断处理过程中，保护现场包括以下操作：
（1）将程序断点保存起来，可用中断隐指令完成。
（2）将各通用寄存器及状态寄存器的内容保存起来，可在中断服务程序中用机器指令编程完成。
8.24现有A、B、C、D4个中断源,其优先级由高向低按 A→B→C→D顺序排列。若中断服务程序的执行时同为20μs，根据下图所示时间轴给出的中断源请求中断的时刻，画出 CPU执行程序的轨迹。
答：A、B、C、D的响应优先级即处理优先级。CPU执行程序的轨迹图如下：
5273
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
