- 博客(4)
- 收藏
- 关注
RSS订阅原创 interface的简单概述
1.为什么使用interface呢？ Verilog模块之间的连接是通过模块端口进行的。为了给设计的各个模块定义端口，必须硬件设计有详细的认识。可是在设计的前期，我们很难考虑到每个细节。端口一经定义很难改变配置。而且一个设计的多个多个模块可能具有相同的端口，在Verilog中，我们必须在每个模块中进行相同的定义，这无疑是个体力活。 SystemVerilog提供了一个新的、高层...
2018-11-13 14:26:29
2127
原创 自动售货机（2）
Testbeach代码 代码只是写了两种情况，一个好的验证testbeach代码必须包含所有情况，可以重复但一定不能漏掉情况。 `timescale 1ns/1ps; module DRINK_STATUS_MOORE_TB(); localparam CHARGE_WIDTH = 6; localparam RESET_INIT_H =10; localpara...
2018-11-07 14:31:42
476
原创 自动售货机(1)
有限状态机-----自动售货机 假设自动售货机的投币口可以投10元，20元和50元。商品价格为80元 1.RTL代码 module 2.testbeach文件 3.仿真波形
2018-11-03 19:58:51
1292
转载 异步fifo的设计(FPGA)
异步fifo的设计(FPGA) 一、FIFO简单讲解 FIFO的本质是RAM， 先进先出 重要参数：fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位宽） FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同 同步FIFO用的少，可以作为数据缓存 异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情况考虑好fifo深度即可 二、设计要点解析 1、读空信号如何...
2018-10-27 15:45:04
377
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人