计算机组成原理I0-I8,计算机组成原理_2_4.ppt

计算机组成原理_2_4.ppt

(40页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

19.9 积分

第一单元 运算器部件第四讲 运算器设计及举例1运算器基本功能完成算术、逻辑运算+、—、、、、、。取得操作数寄存器组、立即数输出、存放运算结果寄存器组、数据总线暂存运算的中间结果Q寄存器、移位寄存器2运算器基本功能获得运算结果的状态C、Z、V、S理解、响应控制信号3全加器电路Sum = (A’*B’*CarryIn) + (A’*B*CarryIn’) + (A*B’*CarryIn’) + (A*B*CarryIn)CarryOut = (A’*B*CarryIn) + (A*B’*CarryIn) + (A*B*CarryIn’) + (A*B*CarryIn) = (B*CarryIn) + (A*CarryIn) + (A*B)4补码减法根据算术运算规则：a-b=a+(-b)-b的补码为：将b的各位求反，并加1。我们可以用加法器实现减法。加法器532-位被乘数寄存器， 32 -位ALU, 64-位部分积寄存器 (0-位乘数寄存器)Product(Multiplier)Multiplicand32-bit ALUWriteControl32 bits64 bitsShift Right原码乘法的实现 (三)632-位除数寄存器， 32 -位ALU, 64-位余数(被除数)寄存器除数32-bit ALUWriteControl32 bits64 bits左移除法的实现余数7运算器实现ALU完成算术、逻辑运算。寄存器组存放数据和结果辅助寄存器完成中间结果的存放选通门等控制数据通行需要哪些控制信号？ALU8F X实现补码加减运算的逻辑电路Fs F ALU 目的 寄存器源 寄存器 选通门二选通门选通门F 1XYF YX F010 1F /YFsOVRZC累加器X X+YX X-YＦ　　　ＸＦ　　　ＹＸ　　　ＦＦ　　　ＸＦ　　／ＹＦ　　　１Ｘ　　　Ｆ加减需要的控制信号：功能选择9F X实现补码加减运算的逻辑电路Fs ALU 目的 寄存器源 寄存器 选通门选通门选通门F 1XYF YX F010 1F /YFsOVRZC必要完善： 单累加器变多累积器：两个选通门均变为多路送操作数到ALU处理接收门送指定累加器。支持寄存器移位功能：接收门变为三选一，即分别接收本位/低位/高位送来的信息送累加器与外部部件的入出联系10实现补码加减运算的逻辑电路ALU 通用寄存器组选 通 门选 通 门选 通 门F 1FsOVRZC 必要完善： 单累加器变多累积器：11实现补码加减运算的逻辑电路ALU 通用寄存器组选 通 门选 通 门选 通 门F 1FsOVRZC必要完善： 单累加器变多累积器：两个选通门均变为多路送操作数到ALU处理接收门送指定累加器。增加的控制信号：操作数来源12实现补码加减运算的逻辑电路ALU 通用寄存器组选 通 门选 通 门选 通 门F 1FsOVRZC 必要完善： 单累加器变多累积器：两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器。支持寄存器移位功能：接收门变为三选一，即分别接收本位/低位/高位送来的信息送累加器增加的控制信号：结果处理13实现补码加减运算的逻辑电路ALU 通用寄存器组选 通 门选 通 门选 通 门F 1FsOVRZC 必要完善： 单累加器变多累积器：两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器。支持寄存器移位功能：接收门变为三选一，即分别接收本位/低位/高位送来的信息送累加器与外部部件的入出联系输出输入14实现补码加减运算的逻辑电路ALU 通用寄存器组选 通 门选 通 门选 通 门F 1FsOVRZC 必要完善： 单累加器变多累积器：两个选通门均变为多路送0还是送1到ALU处理接收门送每个累加器。支持寄存器移位功能：接收门变为三选一，即分别接收本位/低位/高位送来的信息送累加器与外部部件的入出联系输出输入15实现补码加减运算的逻辑电路ALU 通用寄存器组 乘商寄存器 选 通 门选 通 门选 通 门F 1YFsOVRZC可选择的完善： 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位选 通 门送入输出16实现补码加减运算的逻辑电路ALU 通用寄存器组 乘商寄存器 选 通 门选 通 门选 通 门F 1YFsOVRZC可选择的完善： 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位它应能接收与送出数据选 通 门送入输出17实现补码加减运算的逻辑电路ALU 通用寄存器组 乘商寄存器 选 通 门选 通 门选 通 门F 1YFsOVRZC选择完善： 支持硬件乘除运算指令需要增加一个Q寄存器该寄存器应能自行移位应能接收与送出数据。选 通 门送入输出18二选一ALU二选一三选一R0R1R三选一Q三选一nCyF=0000OVRF15Y15~Y0D15~D0Cin数据输出数据输入乘商通用寄存器定点运算器部件实例OEABAm2901状态输出A口地址B口地址RAM15RAM0Q15Q0RS控制信号I2 I1 I0I5 I4 I3I8 I7 I6选数据源选操作功能选结果安排19运算器的控制与操作ALU支持多种算数与逻辑运算功能需要提供运算功能选择信号寄存器组含多个累加器需要提供两组选择累加器编号的信号有多种不同方案组合数据送ALU的使用要求需要提供选择数据组合的信号运算器内寄存器有多种接收数据的不同方案需提供那个寄存器接收，按什么办法接收的控制信号累加器与乘商寄存器的移位关系寄存器最高位与最低位的移入信号需用另外线路提供20入出信号及引脚Y15~Y0D15~D0RAM15Q15RAM0Q0CPOECinCyF=0OverF15运 算 器 部 件A3~A0B3~B0I8~I6 I5~I3 I2~I021入出信号及引脚Y15~Y0(指示灯显示)D15~D0(开关拨数)RAM15Q15RAM0Q0CPOE(已接地)CinCyF=0OverF15运 算 器 部 件4片2901，1片2902A3~A0B3~B0I8~I6 I5~I3 I2~I0一片GAL。省略部分。m2901芯片是一个 4 位的位片结构的运算器器件,内部组成讲解如下 第一个组成部分是算逻运算部件ALU，完成 3 种算术运算 和 5 种逻辑运算 ，共 8 种运算功能其输出为 F， 两路输入为 S、R，最低位进位Cn， 4 个状态输出信号,如图所示符号位结果为零结果溢出进位输出R+SSRRSR∨SRSRSRSRS8种运算功能0000010100111001011101113位功能选择码28 B 16个 A 通用寄存器 A L U S RB锁存器A锁存器CnFF3F=0000OVRCn+4A口地址B口地址第二个组成部分是通用寄存器组由16个寄存器构成，并通过B口与A口地址选择被读的寄存器，B口地址还用于指定写入寄存器通过B口地址、A口地址读出的数据将送到B、A锁存器，要写入寄存器的数据由一个多路选择器送来。(写入)29 B 16个 A 通用寄存器 A L U S RB锁存器A锁存器Q寄存器CnFF3F=0000OVRCn+4A口地址B口地址第三个组成部分是乘商寄存器Q它能对自己的内容完成左右移位功能，其输出可以送往ALU，并可接收ALU的输出结果。30该芯片的第四个组成部分是 5 组多路选通门,包括 B 16个 A 通用寄存器三选一二选一 A L U S RB锁存器A锁存器Q寄存器CnFF3F=0000OVRCn+4输入DA口地址B口地址一组三选一门和另一组二选一门用来选择送向ALU的 R、S输入端的数据来源，包括：Q寄存器、 A口、 B口数据、 外部输入D数据共 8 种不同组合。31 B 16个 A 通用寄存器三选一二选一 A L U S RB锁存器A锁存器Q寄存器CnFF3F=0000OVRCn+4输入DA口地址B口地址8种数据组合(R,S) AQ AB 0Q 0B 0A DA DQ D0 3位数据选择码000 001 010 011 100 101 110 111一组三选一门和另一组二选一门用来选择送向ALU的 R、S输入端的数据来源，包括：Q寄存器、 A口、 B口数据、 外部输入D数据共 8 种不同组合。32 B 16个 A 通用寄存器三选一二选一三选一三选一 A L U S RB锁存器A锁存器Q寄存器CnQ3Q0RAM0RAM3FF3F=0000OVRCn+4输入DA口地址B口地址一组三选一门完成把ALU的输出、或左移一位、或右移一位的值送往通用寄存器组，最高、最低位移位信号有双向入/出问题一组三选一门完成Q寄存器的左移一位、或右移一位、或接收ALU输出值的功能，最高、最低位移位信号有双向入/出问题。33二选一 B 16个 A 通用寄存器三选一二选一三选一三选一 A L U S RB锁存器A锁存器Q寄存器Cn/OEQ3Q0RAM0RAM3F输出YF3F=0000OVRCn+4输入DA口地址B口地址一组二选一门，选择把ALU结果或A口数据 送出芯片，给出输出Y的数据，Y输出的有无还受使能 信号控制，仅当 /OE为低才有 Y输出 ，/OE为高 Y输出为 高阻态348 种结果处理3位控制码 通用寄存器 Q寄存器 Y输出 000 QF F 001 F 010 BF A 011 BF F 100 BF/2 QF/2 F 101 BF/2 F 110 B2F Q2F F 111 B2F F35 B 16个 A 通用寄存器B锁存器A锁存器A口地址B口地址二选一三选一二选一三选一三选一Q3Q0RAM0RAM3 A L U S RCnFF3F=0000OVRCn+4运算器，三大件运算暂存乘除快多路选通连起来数据组合选择 I2 I1 I0运算功能选择 I5 I4 I3运算结果处理 I8 I7 I6运算暂存乘除快数据组合有内外运算功能指明白存移输出巧安排多路选通连起来存移输出巧安排存移输出巧安排存移输出巧安排Q寄存器输入D/OE输出Y36二选一 B 16个 A 通用寄存器三选一二选一三选一三选一 A L U S RB锁存器A锁存器乘商寄存器QCn/OEQ3Q0RAM0RAM3F输出YF3F=0000OVRCn+4输入DA口地址B口地址Am2901内部组成组成算逻运算 部件1 6 个 累加器乘商寄存器 Q5组多路选择门功能8 种 运算功能8 种 数据组合8 种 结果处理I5~I3I2~I0I8~I637运算器的时钟脉冲信号运算器的时钟脉冲信号 CP教学计算机的主频: 1.8432MH z/3A、B口锁存通用寄存器接受Q 接受周期和低电平的作用 注意两个跳变沿38Am2901的操作使用操作功能控制信号B口 A口 I8 I7 I6 I5 I4 I3 I2 I1 I0 CnR0R0+R1R2R2R0QR0 右移R0R0+R1R0R0R1Y A口Y F00000110001000001000100000010001001100001010001000001000000000001000/0000000001000011000010R0R0R1Y F00000110001100001039作业阅读：教材第2章思考：运算器是如何完成算术运算的？思考：运算器设计中应考虑哪些主要问题？书面作业：教材P131 第11、13、14、15题。40 关 键 词： 组成 原理 计算机

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。