pla是什么计算机原理,计算机组成原理第05章 中央处理器(2硬布线控制器与PLA控制器).ppt...

《计算机组成原理第05章 中央处理器(2硬布线控制器与PLA控制器).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第05章 中央处理器(2硬布线控制器与PLA控制器).ppt(14页珍藏版)》请在人人文库网上搜索。

1、第五章 中央处理器,CPU的功能和组成 指令周期 时序产生器 微程序控制器 微程序设计技术 硬布线控制器,5.4 硬布线控制器(组合逻辑控制器)与PLA控制器,5.4.1 组合逻辑控制器的设计步骤 1.根据CPU的结构图写出每条指令的操作流程图并分解成微操作序列。 2.选择合适的控制方式和控制时序。 3.对微操作流程图安排时序,排出微操作时间表。 4.根据操作时间表写出微操作的表达式,即 微操作=周期*节拍*脉冲*指令码*其它条件 5.根据微操作的表达式,画出组合逻辑电路。 组合逻辑控制器总框图见下页。,5.4 硬布线控制器(组合逻辑控制器)与PLA控制器,5.4.2 组合逻辑控制器的设计举例。

2、 CPU结构框图如下图所示,设计以下几条指令的 组合逻辑控制器:,CLA ; 清AC ADD I D ; I=0为直接寻址,即(AC)+(D) AC I=1为间接寻址,即(AC)+(D) AC STA I D ; I=0为直接寻址,即(AC) D; I=1为间接寻址,即(AC) (D) LDA I D ; I=0为直接寻址,即(D) AC; I=1为间接寻址,即(D) AC JMP I D ; I=0为直接寻址,即(D) PC; I=1为间接寻址,即(D) PC,ALU,状态寄存器PSW,AC,PC,AR,指令译码器,操作控制器,存储器,数据总线,OP,IR(AR),+1,PC AR,MREQ。

3、,R/W,DBUS AR,DBUS PC,C,DR AC,AC DR,DR ALU,IR,DR,DR IR,IR(AR) DBUS,+,_,DBUS DR,DR DBUS,CPU结构示意图,ALU DR,操作码 地址码,译码器,硬布线逻辑 (组合逻辑),PC,周期状态 触发器,节拍发生器,时钟源,结果反馈信息,M1,M2,M3,T1,T4,P,IR,中断 控制 逻辑,转移地址,+1,RESET,中断信号,微操作控制命令,组合逻辑控制器总框图,(2)选同步控制方式,(1) 根据CPU结构框图写出指令的操作流程图:,I=1?,I=1?,I=1?,I=1?,0 AC,M AR,M AR,M DBUS。

4、,DBUS PC,PC AR,M DR,DR IR,PC+1 PC,PC AR,R, DBUS DR,DR IR,+1,CLA,IR15IR14IR13=000,ADD,001,STA,010,LDA,011,JMP,100,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,N,Y,M DR,(AC)+(DR) AC,N,Y,M AR,AC DR,DR M,M DR,DR AC,N,Y,(IR12)=1,N,Y,(IR12)=1,(IR12)=1,(IR12)=1,(3) 选二级时序 由于以上指令均是。

5、单操作数指令,所以安排三个机器周期:取指周期FETCH、取数周期DOF、执行周期EXEC。每个机器周期安排四个节拍T1、T2、T3和T4，时序见下图所示。,FETCH,DOF,EXEC,T1,T3,T4,取指周期,取数周期,执行周期,指令周期,CLK,T2,(4)为微操作序列安排时序,I=1?,I=1?,I=1?,I=1?,C,PC AR,R, +1,DBUS DR,DR IR,CLA,ADD,STA,LDA,JMP,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,DBUS AR,IR(AR) DBUS,N,Y,N,Y,AC DR,N,Y。

6、,N,Y,(IR12)=1,(IR12)=1,FETCH,T1,T2,T3,T4,R,DBUS,AR,R,DBUS,AR,R,DBUS,AR,DBUS,AR,R,DBUS DR,DR ALU,+,W,R,DBUS DR,DR AC,T1,T2,T3,T4,DOF,T1,T2,T3,T4,EXEC,R,DBUS,PC,DR DBUS,(5) 操作时间表见下表:,微操作,FETCH,T1,T2,T3,T4,DOF,EXEC,PC AR,R/W=1,R/W=0,MREQ,DR IR,+1,C,IR(AR)DBUS,ALL,ALL,ALL,ALL,ALL,T1,T2,T3,T4,CLA*I,CLA*I。

7、,T1,T2,T3,T4,ADD+LDA,ADD+LDA,STA,STA,CLA,CLA,(5) 操作时间表见下表:,微操作,FETCH,T1,T2,T3,T4,DOF,EXEC,T1,T2,T3,T4,T1,T2,T3,T4,DBUS AR,DBUS DR,DBUS PC,DR ALU,DR AC,AC DR,+,ALL,ADD+ LDA,JMP,ADD,LDA,STA,ADD,ADD+STA+LDA +JMP*I,(ADD+STA+LDA)*I,DR DBUS,STA,(6) 综合微操作表达式如下: PC AR=FETCH*T1 R/W=FETCH*T2+DOF*T3*CLA*I+EXEC。

8、*T1*(ADD+LDA) R/W=STA*EXEC*T2 MREQ=FETCH*T2+DOF*T3*CLA*I+EXEC*T1*(ADD+LDA)+STA*EXEC*T2,(7) 逻辑电路框图如下所示:,OP,AR,I,指令译码器,时 序 产 生 器,组合逻辑控制器,LDA,ADD,STA,LDA,JMP,IR,I,IR0,IR11,IR12,IR13,IR14,IR15,FETCH,DOF,EXEC,T1,T2,T3,T4,PC AR,DBUS DR,DBUS PC,+,微操作 控制 信号,OP,I,AR,IR0,IR11,IR12,IR13,IR14,IR15,译码器,译码器,FETCH。

9、,DOF,EXEC,时钟系统,节拍发生器,=,&,1,T1,T2,T4,DBUS DR,LDA,ADD,I=0,I=1,微操作控制信号DBUS DR的逻辑表达式为: DBUS DR=FETCH*T3+EXEC*(ADD+LDA)*T2,&,微操作执行逻辑示意图,T3,5.4.3 组合逻辑控制器的特点 优点:速度快,可用于速度要求较高的机器中。 缺点: 缺乏规整性:将几百个微操作的执行逻辑组合在一起,构成的微操作产生部件,是计算机中最复杂、最不规整的逻辑部件。不适合于指令复杂的机器。 缺乏灵活性:各微命令的实现是用硬连的逻辑电路完成,改动不易,设计困难。 5.4.4 PLA控制器 PLA控制器的设计步骤(1)-(4)与组合逻辑控制器相同,只是实现方法不同,它采用PLA阵列(Programmed Logic Array)。 从设计思想来看是组合逻辑控制器,从实现方法来看,是存储逻辑控制器。 特点:可使杂乱无章的组合逻辑规整化、微型化，而且可以利用PLA的可编程特性，用存储逻辑部分地取代组合逻辑，增加了一定的灵活性。,仍以DBUS DR=FETCH*T3+EXEC*(ADD+LDA)*T2为例，说明用PLA实现执行逻辑的原理。,OR阵列每个交点,FETCH,EXEC,ADD,LDA,T2,T3,DBUS DR,AND阵列 每个交点,用PLA实现执行逻辑模型,+1。