一、填空题：(每空1分，共15分)
1、原码一位乘法中，符号位与数值位(分开计算)，运算结果的符号位等于(相乘两数符号位的异或值)。
2、码值80H：若表示真值0，则为(移)码；若表示真值―128，则为(补)码。
3、微指令格式分为(水平)型微指令和(垂直)型微指令，其中，前者的并行操作能力比后者强。
4、在多级存储体系中，Cache存储器的主要功能是(匹配CPU和主存之间的速度)。
5、在下列常用术语后面，写出相应的中文名称：VLSI(超大规模集成电路), RISC(精简指令系统计算机), DMA(直接存储器存取(访问)), DRAM(动态随机读写存储器)。
6、为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括(地址总线，数据总线，读写控制线)
7、从计算机系统结构的发展和演变看，近代计算机是以(存储器)为中心的系统结构。
二、单项选择题：(每题2分，共40分)
1、寄存器间接寻址方式中，操作数处于(B)中。
A、通用寄存器B、主存C、程序计数器D、堆栈
2、CPU是指(C)。
A、运算器B、控制器
C、运算器和控制器D、运算器、控制器和主存
3、若一台计算机的字长为2个字节，则表明该机器(C)。
A、能处理的数值最大为2位十进制数。
B、能处理的数值最多由2位二进制数组成。
C、在CPU中能够作为一个整体加以处理的二进制代码为16位。
D、在CPU中运算的结果最大为2的16次方
4、在浮点数编码表示中，(A)在机器数中不出现，是隐含的。
A、基数B、尾数C、符号D、阶码
5、控制器的功能是(D)。
A、产生时序信号B、从主存取出一条指令C、完成指令操作码译码
D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。
6、虚拟存储器可以实现(B)。
A、提高主存储器的存取速度
B、扩大主存储器的存储空间，并能进行自动管理和调度
C、提高外存储器的存取周期
D、扩大外存储器的存储空间
7、32个汉字的机内码需要(B)。
A、8字节B、64字节C、32字节D、16字节
8、相联存储器是按(C)进行寻址的存储器。
A、地址指定方式B、堆栈指定方式
C、内容指定方式D、地址指定方式与堆栈存储方式结合
9、状态寄存器用来存放(D)。
A、算术运算结果B、逻辑运算结果
C、运算类型D、算术逻辑运算指令及测试指令的结果状态
10、在机器数(C)中，零的表示形式是唯一的。
A、原码B、补码C、补码和移码D、原码和反码
11、计算机的存储器采用分级方式是为了()。
A、减少主机箱的体积B、解决容量、价格、速度三者之间的矛盾
C、保存大量数据方便D、操作方便
12、有关Cache的说法正确的是()。
A、只能在CPU以外B、CPU内外都可以设置Cache
C、只能在CPU以内D、若存在Cache，CPU就不能再访问主存
13、在定点二进制运算中，减法运算一般通过()来实现。
A、原码运算的二进制减法器B、补码运算的二进制减法器
C、补码运算的十进制加法器D、补码运算的二进制加法器
14、堆栈常用于()。
A、数据移位B、程序转移C、保护程序现场D、输入、输出
15、计算机系统的层次结构从内到外依次为()。
A、硬件系统、系统软件、应用软件B、系统软件、硬件系统、应用软件
C、系统软件、应用软件、硬件系统D、应用软件、硬件系统、系统软件
16、一个指令周期通常由()组成。
A、若干个节拍B、若干个时钟周期
C、若干个工作脉冲D、若干个机器周期
17、在计算机系统中，表征系统运行状态的部件是()。
A、程序计数器B、累加计数器C、中断计数器D、程序状态字
18、某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流(每次访问在一个时间单位中完成)，1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是()。
A、4 B、5 C、6 D、7
19、某一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是()。
A、20 B、22 C、25 D、30
20、下面尾数(1位符号位)的表示中，不是规格化尾数的是()。
A、010011101(原码)B、110011110(原码)
C、010111111(补码)D、110111001(补码)
三、简答题：(每题5分，共10分)
1、Cache与主存之间的地址映像方法有哪几种？各有何特点？
2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？
四、综合题：(共35分)
1、(本题7分)某机采用微程序控制器，其微程序控制器有18种微操作命令(采用直接控制法，即水平型微指令)，有8个转移控制状态(采用译码形式)，微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：
(1)该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少(字数×字长)？(4分)
(2)该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？(3分)操作控制字段判别测试字段下址字段
2、(本题12分)设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符(1位)阶码(3位)数符(1位)尾数(4位)
则按上述浮点数的格式：
(1)若(X)10=22/64，(Y)10= —2.75，则求X和Y的规格化浮点数表示形式。(6分)
(2)求[X+Y]浮(要求用补码计算，列出计算步骤)(6分)
3、(本题共16分)某机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#(存储器访问请求，低电平有效)，R/W#(读写控制，低电平为写信号，高电平为读信号)。试问：
(1)若该机主存采用16K×1位的DRAM芯片(内部为128×128阵列)构成最大主存空间，则共需多少个芯片？若采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？(6分)
(2)若为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分(标出各个字段的位数)；若主存地址为3280H，则该地址可映像到Cache的哪一组？(4分)
(3)若用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#(片选，低电平有效)和WE#(写使能，低电平有效)信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。(6分)
答案
一、填空题(每空1分，共15分)
1、分开计算，相乘两数符号位的异或值。2、移，补3、水平，垂直
4、匹配CPU和主存之间的速度
5、超大规模集成电路，精简指令系统计算机，直接存储器存取(访问)，动态随机读写存储器。
6、地址总线，数据总线，读写控制线7、存储器
二、单项选择题(每题2分，共40分)
1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c
11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d
三、简答题(每题5分，共10分)
1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。
2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丢失，故用刷新保证信息不丢失。常用的刷新方法有集中式刷新和分布式刷新。
四、综合题(共35分)
1、(本题7分)
(1)、操作控制字段18位，判别测试字段3位，控存容量是128×28；
(2)、共16条指令，需112条微指令，控存合适，能满足需要。
2、(本题共12分)
(1)、X和Y的表示为：
X阶码：1111尾数：01011 Y阶码：0010尾数：10101
(2)、①、对阶：Ex―Ey=11.101保留Ey，X尾数右移3位。②、尾数加：得：11.0110011
③、规格化：已经是④、舍入：尾数：11.0110⑤、判溢出：无溢出，故结果为：阶码0010尾数10110值：―0.1010×22
3、(本题共16分)(1)共需32个芯片，刷新信号周期约为15.6µs，刷新行地址7位；(2)主存字块标记6位，组地址7位，块内地址3位。地址3280H在Cache的50H组内。(3)连接情况大致如图：
250
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
