防灾科技学院计算机组成原理重点内容
计算机系统概论冯诺依曼计算机的特点:①计算机由运算器,存储器,控制器,输入设备和输出设备五大部分组成②指令和数据以同等地位存放于存储器内,并可按地址寻访③指令和数据均用二进制数表示④指令由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置⑤指令在存储器内按顺序存放。通常,指令是顺序执行的,在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。⑥机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成。运算器和控制器合起来统称为中央处理器(CPU);现代计算机可认为由三大部分组成:CPU,I/O设备以及主存储器。一个存储单元可存储一串二进制代码,称这串二进制代码为一个存储字,这串二进制代码的位数称为存储字长。计算机组成框图ACC:累加器;MQ:求商寄存器;ALU:运算器;CU:控制单元;IR:指令寄存器;PC:程序计数器各寄存器所存放的各类操作数加法操作过程:[M]--->X[ACC]+[X]--->ACC即将ACC看作被加数,先从主存中取一个存放在M地址号单元内的加数M,送至运算器的X寄存器中,然后将被加数ACC与加数X相加,结果保留在ACC中。减法操作过程:[M]--->X[ACC]-[X]--->ACC即将ACC看作被减数,先取出存放在主存M地址号单元内中的减数M并送入X,然后[ACC]-[X],结果保留在ACC中。乘法操作过程:[M]--->MQ[ACC]--->X0--->ACC[X]*[MQ]--->ACC//MQ //表示两个寄存器串接即将ACC看作被乘数,先取出存放在主存M号地址单元中的乘数M并送入乘商寄存器MQ,再把被乘数送入X寄存器,并将ACC清零,然后X和MQ相乘,结果的高位保留在ACC中,地位保留在MQ中。除法操作过程:[M]--->X[ACC]÷[X]--->MQ余数R在ACC中即将ACC看作被除数,先取出存放在主存M号地址单元内的除数M并送至X寄存器,然后ACC除以X,结果商暂留于MQ,ACC为余数R。若需要将商保留在ACC中,只需做一步[MQ]--->ACC即可。机器字长是指CPU一次能够处理数据的位数,通常与CPU的寄存器位数有关。大题:教材19页1.9系统总线总线的分类:按数据传送方式可分为并行传输总线和串行传输总线。按照连接部件的不同,分为片内总线,系统总线和通信总线。按系统总线传输信息的不同,又可分为三类:数据总线,地址总线和控制总线。总线判优控制可分集中式和分布式两种,前者将控制逻辑集中在一处(如CPU中),后者将控制逻辑分散在与总线连接的各个部件或设备上。常见的集中控制优先权仲裁方式有以下三种:链式查询,计数器定时查询和独立请求方式。①链式查询特点:只需很少几根线就能按一定优先次序实现总线控制,并且很容易扩充设备,但是对电路故障很敏感,且优先级特别低的设备可能很难获得请求。②计数器定时查询:计数可以从0开始,此时一旦设备的优先次序被固定,设备的优先级就按0,1,……,n的顺序降序排列,而且固定不变;计数也可以从上一次计数的终止点开始,即使一种循环方法,此时设备使用总线的优先级相等;计数器的初始值还可由程序设置,故优先次序可以改变。这种方式对电路故障不如链式查询方式敏感,但是增加了控制线(设备地址)数,控制也比较复杂。③独立请求方式:响应速度快,优先次序控制灵活(通过程序改变),但是控制线数量多,总线控制更复杂。总线通信控制主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何配合。通常用四种方式:同步通信,异步通信,半同步通信和分离式通信。①同步通信:通信双方由统一时标控制数据传送称为同步通信。在同步通信的总线系统中,总线传输周期越短,数据线的位数越多,直接影响总线的数据传输率。②异步通信:异步通信允许各模块速度的不一致性,没有公共的时钟标准,不要求所有部件严格的统一操作时间,而是采用应答方式(又称握手方式)。异步通信的应答方式又可分为不互锁,半互锁和全互锁三种类型。类型题:教材67页3.14,3.15,3.16存储器【主存】存储系统层次结构主要体现在缓存---主存和主存---辅存这两个存储层次上。现代的计算机系统几乎都具有这两个存储层次,构成了缓存,主存,辅存三级存储系统。主存的主要技术指标是存储容量和存储速度。半导体存储芯片的译码驱动方式有两种:线选法和重合法随机存取存储器按其存储信息的原理不同,可分为静态RAM和动态RAM两大类。静态RAM(SRAM):由于静态RAM是用触发器工作原理存储信息,因此即使信息读出后,它仍保持其原状态,不需要子啊生。但是电源掉电后,原存信息丢失,故它属于易失性半导体存储器。动态RAM(DRAM):动态RAM基本单元电路由三管式和单管式两种,他们的共同特点都是靠电容存储电荷的原理来寄存信息。若