计算机组成原理第三章ppt,计算机组成原理第三章幻灯片(白中英版).ppt

3.1 存储器概述3.2 随机读写存储器3.3 只读存储器和闪速存储器 3.4 高速存储器3.5 cache存储器 3.6 虚拟存储器3.7 存储保护 ;3.1 存储器概述;3.1 存储器概述;3.1.1 存储器的分类;3.1.1 存储器分类;3.1.2 存储器的分级结构;寄存器微处理器内部的存储单元高速缓存(Cache)完全用硬件实现主存储器的速度提高主存储器存放当前运行程序和数据，采用半导体存储器构成辅助存储器磁记录或光记录方式磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问;3.1.3 主存储器的技术指标;3.2 随机读写存储器;3.2.1 SRAM存储器;SRAM的控制信号;静态MOS存储器;;静态MOS存储器;静态MOS存储器;静态MOS存储器;静态MOS存储器;静态MOS存储器;静态MOS存储器;静态MOS存储器;静态MOS存储器; CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。所以，存储器与CPU之间，要完成: ① 地址线的连接； ② 数据线的连接； ③ 控制线的连接。 　　存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。;8K×1位扩展组成的8K×8 RAM; A15 A14

CPU

A0

A13

WE

D0~D7 ;字位同时扩展：2114存储芯片1K×4扩展成2K×8存储器;存储器系统的存储容量： M×N位使用芯片的存储容量：L×K位(L≤M，K≤N)需要存储器芯片个数：(M×N)/(L×K)[例]： 利用2K×4位的存储芯片，组成16K×8位的存储器，共需要多少块芯片？ [解]：(16K×8)/(2K×4)＝8×2＝16即：共需16块芯片。(既需要位扩展，又需要字扩展)[又例]：利用1K×4位的存储芯片，组成2K×8位的存储器，共需要芯片数： (2K×8)/(1K×4)= 2×2=4; 计算机是一个有严格时序控制要求的机器。与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。　注意: 读出时间与读周期是两个不同的概念。 读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历的时间。 ?读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。???????????显然总有：读周期 ≥ 读出时间;A;A;动态MOS存储器;动态MOS存储器;动态MOS存储器;动态MOS存储器;动态MOS存储器;动态MOS存储器;动态存储器的刷新(Refresh);2、刷新周期从上次对整个存储器刷新结束时刻，到本次对整个存储器完成全部刷新一遍为止的时间间隔一般为2ms，4ms或8ms3、刷新方式：按行读；集中式分散式异步式;3872周期(1936μs); 把一个存储周期分为两半，前半段时间用来读/写操作或维持信息，后半段时间作为刷新操作时间 加长了系统周期，刷新过于频繁; 前两种方式的结合，把刷新操作平均分散到整个刷新周期(PC机采用的刷新方式) 例如：将6116芯片在2ms内分散地把128行刷新一遍2000?s÷128 =15.625 ?s ? 15.5 ?s即每隔15.5 ?s刷新一行; 说明1M×1位(＝512×2048) DRAM芯片的刷新方法，刷新周期定为8ms; DRAM存储器的刷新需要有硬件电路的支持，包括刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器。; 1. EDRAM芯片 EDRAM芯片又称增强型DRAM芯片，它在DRAM芯片上集成了一个SRAM实现的小容量高速缓冲存储器，从而使DRAM芯片的性能得到显著改进 2.EDRAM内存条 一片EDRAM的容量为1M×4位，8片这样的芯片(位扩展)可组成1M×32位的存储模块。 当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4位数据端口D3—D0同时与32位数据总线交换数据，完成一次32位字的存取;系统RAM区地址最低端的640KB空间由DOS进行管理显示RAM区128KB主存空间保留给显示缓冲存储区显示RAM区并没有被完全使用扩展ROM区I/O接口电路卡上的ROM系统ROM区ROM-BIOS程序;;ROM芯片的类型;; 闪速存储器是在EPROM功能基础上增加了芯片的电擦除和重新编程能力 28F256A通过引入一个指令寄存器来实现这种功能。其作