《计算机组织与体系结构》实验
《计算机组织与体系结构》课程实验指导书
实验二 存储器部件实验
一.实验目的和要求
1、掌握存储器的组成和工作原理。
2、熟悉存储器芯片的引脚信号、存储单元地址、存储数据的关系;
3、掌握存储器字、位扩展和片选信号产生的方法;
4、掌握存储器读写操作时序以及信号产生电路的设计。
二.实验结果分析
1、分析6116芯片的工作特点。
2、讨论:存储芯片如何扩展、如何和CPU连接、如何实现读写等。
3、写出自己的心得体会。
三. 实验内容和原理知识
1、假设CPU 地址16 位,数据线16 条,使用6116 静态RAM 芯片扩展2K×16位的存储器,要求地址范围为4000H~47FFH。CPU 另有MREQ#、RD#、WR#信号,请设计电路,并手动送出地址、数据、控制信号,检查写操作是否正常。
2、修改上述设计,将一次写操作所需的地址、数据、控制信号设计为按时序自动送出,检查是否达到目的。
3、修改上述设计,使用2732 EPROM 芯片扩展4K×16 位的存储器,要求地址范围为8000H~8FFFH。EPROM 预先存入数据。手动送出地址、数据、控制信号,检查读操作是否正常。
四.实验条件
1、微型计算机;2、Proteus VSM 软件。
五.实验设计与要求
1、首先熟悉存储器读写操作时序和地址、数据、控制总线上信息传送过程;
2、熟悉存储器芯片引脚信号定义;
3、根据容量、位数要求,确定芯片数量;
4、根据地址范围要求,选择合适的译码器芯片;
5、MAR 和MDR 使用74LS373 或374 实现(因其有三态输出功能),并且分别与地址、数据总线位数相符;
6、时序信号使用D 触发器构成的环形计数器实现;
7、EPROM 内部存储数据由教师提供。
六. 实验过程
1、根据实验预习阶段的实验设计方案,完成第一项要求的电路设计,电路设计如图1。
图1
2、手动输入地址信号,然后使74LS244 的三态门打开,在MAR寄存器CLK引脚再产生一个正脉冲,地址即锁存。
3、手动输入数据信号,然后使74LS244的三态门打开,在MDR寄存器CLK引脚再产生一个正脉冲,数据即锁存。
4、关闭74LS244输出,使MREQ#有效,然后输出地址、数据信号,使WR#有效,数据即存储到RAM 中。
5、暂停仿真,检查RAM相应单元内容是否为欲写入数据。
6、完成第二项要求的电路可如图2设计。
7、使用手工产生时钟,则可以看到4个阶段的具体情况。
图2
8、使用手工产生时钟,则可以看到4 个阶段的具体情况。
9、完成第三项要求的电路可如图3设计。
图3
10、手动输入地址信号,然后使74LS244 的三态门打开,在MAR 寄存器CLK 引脚再产生一个正脉冲,地址即锁存。关闭74LS244 输出,使MREQ#有效,然后输出地址信号,使RD#有效,EPROM 单元数据即存储到MDR 中。检查MDR 内容是否为EPROM 相应单元数据。
七.实验数据和实验结果记录
1、对于第一项要求,记录操作过程以及显示数据。
2、实现将外部数据存入寄存器U1 的步骤如下。
①初始状态:74LS244 的OE#为1,MDR、MAR 的OE#为1、CLK 为0,MREQ#、RD#、WR#为1。
②MAR 存入地址:在74LS244 的数据输入端设置地址值,再使其OE#为0;置MAR的CLK 为1,再恢复为0;74LS244 的OE#为1。
③MDR 存入数据:在74LS244 的数据输入端设置地址值,再使其OE#为0;置MDR的CLK 为1,再恢复为0;74LS244 的OE#为1。
④发出地址和数据信号:置MREQ#为0,MAR 和MDR 的OE#为0。
⑤发出写信号:置WR#为0。
⑥撤销控制信号:置WR#为1。
⑦撤销地址和数据信号:置MREQ#为1,MAR 和MDR 的OE#为1。
⑧暂停仿真,检查RAM 相应单元内容是否为欲写入数据。
3、对于第二项要求,记录操作过程以及显示数据。
①初始状态:WR_MEM 为1,RD 为1,MAR 和MDR 中预存地址和数据信息。
②手动产生时钟序列,当从T1 开始,到T4 结束后,暂停仿真,检查RAM 相应单元内容是否MDR 数据。
4、对于第二项要求,画出时钟自动运行时的信号时序图。可以根据电路自己分析画出,也可观察逻辑分析仪波形,或者观察仿真软件提供的数字信号分析图。
5、对于第三项要求,记录操作过程以及显示数据。
①初始状态:74LS244 的OE#为1,MDR、MAR 的OE#为1,MAR 的CLK 为0,MREQ#、RD#、WR#为1。
②MAR 存入地址:在74LS244 的数据输入端设置地址值,再使其OE#为0;置MAR的CLK 为1,再恢复为0;74LS244 的OE#为