matlab建模sar adc,SAR ADC的系统级建模与仿真

徐韦佳，田俊杰，施琴

(中国人民解放军理工大学 理学院，江苏 南京 211101)

摘要：为了实现逐次逼近型模数转换器(Successive Approximation AnalogtoDigital Converter, SAR ADC)，在MATLAB平台上使用Simulink 工具，建立SAR ADC的理想模型，主要包括数模转换器(DAC)、比较器、译码器和寄存器模块。理论分析时钟抖动、开关非线性、比较器失调、电容失配等非理想因素对系统性能的影响，在理想模型基础上添加非理想因素，进行MATLAB仿真，通过分析输出信号频谱的变化，总结降低非理想因素对系统性能影响的方法，对实际电路设计具有指导意义。

关键词：SAR ADC；MATLAB；非理想因素

中图分类号：TN432文献标识码：ADOI： 10.19358/j.issn.1674-7720.2017.08.007

引用格式：徐韦佳，田俊杰，施琴.SAR ADC的系统级建模与仿真［J］.微型机与应用，2017,36(8)：19-22,25.

0引言

模数转换器(AnalogtoDigital Converter, ADC)作为连接外界模拟信号和数字信号处理系统的桥梁，得到了广泛应用。在诸多不同结构的ADC中，逐次逼近型ADC(SAR ADC)具有中等精度、尺寸小、功耗低、成本低等优点，广泛应用在工业控制、消费电子、信号采集等场合。近年来，随着CMOS工艺特征尺寸的不断减小，SAR ADC的速度跟精度不断提高，功耗跟电源电压不断降低，如何从系统级设计角度减小各种非理想因素对SAR ADC性能的影响，优化SAR ADC的架构设计，已成为当前研究热点之一。

当前SAR ADC的发展趋势是高速、高精度和低功耗。然而，由于一些非理想因素的存在，会影响SAR ADC系统的性能。当SAR ADC趋于高速的时候，任何微小的时钟抖动都会影响模数转换的精度。电源电压不稳定会造成系统性能的不稳定。开关非线性、器件失配、比较器失调、噪声等会造成系统精度的下降和功耗的增加，这些都是影响SAR ADC系统性能的非理想因素。因此，要设计出高性能的SAR ADC，总结降低非理想因素对系统影响的方法，尤为关键。

当前国内有关SAR ADC的研究大多着重于具体电路设计细节，而在系统级设计和建模等顶层设计方面的关注比较少［1］。今后ADC的发展趋势是片上系统(System on Chip, SOC)，这是一个集成了IP核、具有专用目标的集成电路，同时也是一项从确定系统功能开始，到软/硬件划分，最终完成设计的新技术。但是SoC也会带来新的噪声以及工艺相容性等新问题，这就需要设计者从系统级设计和建模中来验证后续电路设计的可行性和价值。

基于此，本文从系统级设计角度，使用Simulink工具构建理想模型，分析各种非理想因素对系统性能的影响，通过MATLAB工具仿真和对仿真结果的频谱分析，总结降低非理想因素影响的方法，得出在所能考虑到的因素范畴内的最优化架构设计。

1SAR ADC的工作原理和整体架构

图1是8位八选一多通道输入SAR ADC的电路结构示意图，包括多通道选择器、采样保持电路S/H和DAC组成的采样DAC网络、比较器、控制逻辑电路、移位寄存器和时钟电路。SAR ADC的工作原理基于二进制搜索算法。转换开始，在时钟信号作用下，首先控制逻辑电路将移位寄存器的上一级输出清零，并将最高位置1，输出结果D［0:7］被输入给采样DAC网络，转换为参考电压Vref，比较器将Vin和Vref进行比较，比较完成后，控制逻辑电路就将比较器的输出结果传递给移位寄存器，确定该位保持1还是清为0，同时将次高位置1，产生新的参考电压，进行下一位