![d848cc744edc5adc81c7faf45f033f8c.png](https://i-blog.csdnimg.cn/blog_migrate/957fff27045a4d87508a6ead40322533.png)
更改倍频很简单,就是通过PLL CLOCK MULTIPLIER完成。我们从头来看一下。
主板上有好几个晶振,其中最重要的就是XTAL:
![f33f2d6f830c3bc72d3c24e9653879a6.png](https://i-blog.csdnimg.cn/blog_migrate/1206027ab592baa71ab576d7a340090a.png)
它提供了基准的24MHz频率。它接入南桥PCH的嵌入式时钟控制器ICC(Integrated Clock Control),经过其中的PLL和差分器,输出100MHz的时钟信号CLKOUT_CPUBCLK_PIN:
![938444d7dd83c2a3c4b576062ef0f151.png](https://i-blog.csdnimg.cn/blog_migrate/5ce8a1c653f567c87407638af5e13c39.png)
大黑框里面就是ICC
这个CLKOUT_CPUBCLK_PIN就是大名鼎鼎的BCLK:
![7040bbe8c013b03acbd023996a340f99.png](https://i-blog.csdnimg.cn/blog_migrate/655f350d2428482d3d18848aa645c83a.png)
注意我选择的是不支持超频的Standard Profile,如果是想要超频,需要BIOS选择Overclock profile:
![4f7824c1268bece8dc787ef49482e388.png](https://i-blog.csdnimg.cn/blog_migrate/c482594c055a5fb6b624d3067f45882b.png)
BIOS可以通过调节BCLK PLL来调整输出给CPU的BCLK,可以以1MHz的步进进行调节。这些资料来源于PCH Z270的芯片手册(datasheet)[1]。
BCLK也叫做基频(Base Clock,BCLK),它像雪山上留下的第一股泉水,从南桥流出,汇入CPU,从此不断分叉,滋养了其中大多数IP,如内核、核显,也包括今天的主角CPU Cores:
![10e8e8084520caf421a81304a2932013.png](https://i-blog.csdnimg.cn/blog_migrate/a5603c7b77d0ef6e1428af6e4946e39a.jpeg)
它是基准频率,其他的频率都是在它的基础上变换出来的:
![59486df20a509d60284f65ac7fab03a0.png](https://i-blog.csdnimg.cn/blog_migrate/98f15689fcf09d14d8d18b655422cbcc.jpeg)
CPU中的各个器件并不是工作在100MHz上,各个IP有自己的倍频(Multiplier)自己服务。例如CPU内核的频率就是这样计算的:
CPU主频 = 基频BCLK × 倍频
举个例子,标称3.5GHz的CPU,它的基频是100MHz,内核的倍频是35,算下来就是
100 × 35 = 3500MHz=3.5GHz
十分简单,是不是?
这个倍频器(Multiplier)又是谁来操作,怎么操作的呢?
倍频器(Multiplier)
![97e1516d5a368bbab12b3d1281dd163d.png](https://i-blog.csdnimg.cn/blog_migrate/520de5348c321af54e46bb526029f6b2.png)
举个PLL Clock Multiplier的例子:501A .它的原理很简单,就是通过S0,S1两个pin脚来控制输出clock对输入clock的倍数,如下图红框部分:
![7ae952ff454f8f02b7af40fc6240cdf5.png](https://i-blog.csdnimg.cn/blog_migrate/78821d0fff36c14f3b9005dae6705d63.jpeg)
来源:参考资料1
引脚图如下:
![f3e44e08bdbae7adc6421459aeda3091.png](https://i-blog.csdnimg.cn/blog_migrate/4ab819b38463b93e4ec2a7ef5d52add4.png)
S0和S1有三种状态:高,低和悬空(Float),输出倍数的真值表如下:
![44152fad504f068da588158e61e064e5.png](https://i-blog.csdnimg.cn/blog_migrate/4b9730c70a353986696fe7170215932c.jpeg)
从中可以看到501A可以最大变频12倍。当然CPU中并没有用501A,但原理类似,通过控制S0和S1,我们就可以控制倍数关系。在芯片中CPU内核时钟域的倍频器也是由PLL组成。它的控制者就是CPU的主频管家:PCU,关于它,可以参考我的这篇文章:CPU中的电源管家:PCU
PCU通过类似控制S0/S1的方式,控制内核PLL倍频器,来操作倍频。
参考资料
![97e1516d5a368bbab12b3d1281dd163d.png](https://i-blog.csdnimg.cn/blog_migrate/520de5348c321af54e46bb526029f6b2.png)
[1]: Datasheet http://www.intel.com/content/www/us/en/chipsets/200-series-chipset-pch-datasheet-vol-1.html?wapkw=200+series+chipset
[2]:501A https://www.idt.com/us/en/document/dst/loco-pll-clock-multiplier
![fd22371cfac0f249b8960371a5701792.png](https://i-blog.csdnimg.cn/blog_migrate/3cf3fff96a6f45b6dd7ec71df2825b77.png)
![cb3e81423c9a4b6f7e021b0047011cb0.gif](https://i-blog.csdnimg.cn/blog_migrate/65a688cfdb96b5b09f0c5678cd09a84d.gif)