form-data给后端传递参数_数字后端介绍（扫盲）

ICDREAM期望能给您带来更多有价值、有深度的信息！

ICDREAM力图打造成为集成电路圈提供生活、学习、工作、合作等信息的专业平台，敬请关注！

      拒绝芯片后端设计外包，自己的芯片自己做！

》》》》详情请点击进入《《《《

该技术文档由ICDREAM独家整理发布。

整理不易，欢迎转发。

        一个design 从RTL 级到netlist 的流程，当一个design 完成了synthesis，生成netlist 后， 接下来的任务就是netlist 的物理实现，即把netlist 转成layout。这个过程通常称为半定制后端。

半定制backend 的主要任务

1.将netlist 实现成版图(APR)

2.证明所实现的版图满足时序要求、符合设计规则(DRC)，layout 与netlist 一致(LVS)。

3.提取版图的延时信息，供前端做post－layout 仿真。

半定制后端流程图如下图所示。

自动布局布线(APR)流程

       自动布局布线的目的是将前端提供的netlist 实现成版图(layout)，方法有两种， 一种是手工画版图实现，另一种是用自动布局布线工具实现(Auto Place and Route ，APR)，一般说来，后者的速度、质量远远高于前者。在大规模数字集成电路中如无特别情况一般多是用后者。在设计进入到超深亚微米时，时序对电路的影响非常大，在APR 阶段，一定要考虑到时序因素，因此，一般的APR 都是Timing-Driven design，即在APR 的各个阶段都以时序因素为第一要素，在APR 的floorplan、placement、routing 都是首先考虑时序因素。有些情况下，power 也是需要考虑的，这时称为power-driven design。

自动布局布线流程图如下图所示

1. 数据准备　　

       后端设计所需的数据主要是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF(DesignExchange Format)文件。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 SDC是一样的,Pad的定义文件--tdf ， .tf 文件 --technology file， Foundry厂提供的标准单元、宏单元和I/OPad的库文件就与FRAM, CELL view, LM view 形式给出(Milkway 参考库 and DB, LIB file) 　

2. 布局规划　　

      主要是标准单元、I/O Pad和宏单元的布局。I/OPad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。如果必要在自动放置标准单元和宏单元之后，你可以先做一次PNA(power network analysis)--IR drop and EM . 　

3. Placement -自动放置标准单元 　　

      布局规划后，宏单元、I/O Pad的位置和放置标准单元的区域都已确定，这些信息SE(SiliconEnsemble)会通过DEF文件传递给PC(PhysicalCompiler),PC根据由综合给出的.DB文件获得网表和时序约束信息进行自动放置标准单元，同时进行时序检查和单元放置优化。如果你用的是PC+Astro那你可用write_milkway, read_milkway 传递数据。 　　

4.时钟树生成(CTS Clock tree synthesis) 

      芯片中的时钟网络要驱动电路中所有的时序单元，所以时钟源端门单元带载很多，其负载延时很大并且不平衡，需要插入缓冲器减小负载和平衡延时。时钟网络及其上的缓冲器构成了时钟树。一般要反复几次才可以做出一个比较理想的时钟树。---Clock skew. 　

5. STA 静态时序分析和后仿真

       时钟树插入后，每个单元的位置都确定下来了，工具可以提出GlobalRoute形式的连线寄生参数，此时对延时参数的提取就比较准确了。SE把.V和.SDF文件传递给PrimeTime做静态时序分析。确认没有时序违规后，将这来两个文件传递给前端人员做后仿真。对Astro 而言，在detail routing 之后， 　　用starRC XT 参数提取，生成的E.V和.SDF文件传递给PrimeTime做静态时序分析，那将会更准确。 

6. ECO(Engineering Change Order)

       针对静态时序分析和后仿真中出现的问题，对电路和单元布局进行小范围的改动. 　

7. Filler的插入(pad fliier, cell filler)

      Filler指的是标准单元库和I/O Pad库中定义的与逻辑无关的填充物，用来填充标准单元和标准单元之间，I/O Pad和I/O Pad之间的间隙，它主要是把扩散层连接起来，满足DRC规则和设计需要。 

8. 布线(Routing)　　

     Global route-- Track assign --Detail routing--Routing optimization布线是指在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束的条件下，根据电路的连接关系将各单元和I/OPad用互连线连接起来，这些是在时序驱动(Timing driven )的条件下进行的，保证关键时序路径上的连线长度能够最小。--Timing report clear 　

9. Dummy Metal的增加 　

      Foundry厂都有对金属密度的规定，使其金属密度不要低于一定的值，以防在芯片制造过程中的刻蚀阶段对连线的金属层过度刻蚀从而降低电路的性能。加入Dummy Metal是为了增加金属的密度。 　

10. DRC和LVS

     DRC是对芯片版图中的各层物理图形进行设计规则检查(spacing ,width)，它也包括天线效应的检查，以确保芯片正常流片。LVS主要是将版图和电路网表进行比较，来保证流片出来的版图电路和实际需要的电路一致。DRC和LVS的检查--EDA工具 Synopsy hercules/ mentor calibre/ CDN Dracula进行的.Astro also include LVS/DRC check commands. 　　

11. Tape out 　　

       在所有检查和验证都正确无误的情况下把最后的版图GDSⅡ文件传递给Foundry厂进行掩膜制造

往期技术文章中可以在如下链接中找到。

 20190405芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇

20190315芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇

20190219芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇

20190112芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇

20181226芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇。

20181217芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇。

20181113芯片设计工程中设计软件问题解决技巧—Cadence Innovus篇。

芯片设计工程中设计软件问题解决技巧—Cadence Innovus(Encounter) 篇20181108。

芯片设计工程中设计软件问题解决技巧—Cadence Innovus(Encounter) 篇

干货，欧美禁止出口技术！芯片高级技术中标准单元库设计基本技术解密，芯片高性能设计必备！

干货系列！运算放大器的性能指标基本概念。

干货系列！抗噪数字电路设计及参考电路。

干货系列！芯片定制数字电路设计中高扇入电路逻辑的实现结构分析技术。

干货！芯片存储器部件基本设计技术曝光。

干货！数字后端单元库设计中使用abstract工具从LAYOUT中生成LEF技术操作细节曝光！

数字后端布局布线中重要库数据LEF介绍，深入了解LEF是老司机的基本功之一！

版图(layout)与电路设计(schematic)Virtuoso实战流程扫盲介绍。

PLL(锁相环)基础知识介绍。

IO基础知识介绍。

干货！CPU芯片设计中ALU的关键定制技术：加法器设计介绍      

干货！芯片设计中SRAM译码器设计介绍

干货系列！标准单元设计技术全局介绍

干货！I/O电路中电压比较器与I/O信号完整性介绍

关于 ICDREAM

www.icdream.com诞生于2010年，通过8年的沉淀已经成为业内首屈一指的专业论坛，成为行业内数万资深工程师信息交互、分享的首选平台。

2018年论坛正式升级成为中国半导体行业数据信息服务中心。为行业内50万从业工程师，1500家业内企业，提供更全面，更专业，更精准，更深度的数据信息服务。