微型机原理与应用 第 4 次课
章节名称
第二章 80X86微处理器的结构
2.2.3 引脚及功能
2.2.5 基本时序
目的要求
了解时序的基本概念,掌握8086的总线读写操作时序,掌握8086常用引脚的功能。
主
要
内
容
与
时
间
概
算
序号
主要内容
时间概算
1
内容回顾
5分
2
指令周期、总线周期、时钟周期
20分
3
一般系统时序分析
10分
4
8086的引脚及功能
50分
5
小结
5分
6
分
7
分
8
分
共计
100分
重点
难点
重点:指令周期、总线周期、时钟周期的概念及相互关系,8086常用引脚的功能。
难点:常用引脚的功能。
方法
手段
课堂讲授,结合总线周期时序分析8086的引脚功能。
(续表)
课 堂 提 问
1.8086的内部结构由哪两个部分组成?
2.8086的分段原理是什么?
3.什么是逻辑地址?什么是物理地址?如何求物理地址?
本 次 课 内 容 总 结
本次课介绍了计算机系统中的时序概念,分析了指令周期、总线周期、机器周期的关系,并结合时序介绍了8086的引脚及功能。
思
考
题
作
业
题
思考题:
为什么Pentium不采用分时复用的地址数据总线?
作业:
P79 7、10
参考
资料
填表说明:1.该表供主讲教员备课使用,每次课均应按表中所列内容填写,各次课构成一门课教案的整体;2.表中相关项目内容的详略程度由主讲教员酌情掌握;3.该表可书写或电脑录入,书写字迹应工整,电脑录入应按格式中显示的字体、字号(仿宋GB2312小四)填写,外语可用Times New Roman字体。
授 课 内 容
1.知识的回顾与问题的引出
上次课我们学习了80X86系列微处理器的发展及微处理器的主要技术指标,重点学习了16位微处理器8086的内部结构及寄存器结构,我们知道8086的内部由两个部件组成,一个是BIU,负责所有的总线操作,另一个是EU,负责译码和执行指令的操作,这两个部件既相互配合,又相互独立,使得8086的指令可以以流水线的方式执行,提高了指令执行速度。在寄存器结构方面,8086具有14个16位寄存器,分为通用寄存器、段寄存器、标志寄存器和指令指针寄存器,其中段寄存器在存储器物理地址转换过程中的作用是什么呢?用来保存20位段基址的高16位,在形成物理地址时,左移4位,再与16位偏移地址相加,得到20位物理地址。了解了8086的内部结构及各部件的主要作用之后,本次课我们来学习8086的外部特性,即8086的引脚及功能。通过这些引脚,CPU与其他部件连接,以实现CPU的控制作用。
一台计算机的所有操作都必须严格地按照一定的节拍有序地进行,这种定时关系称为时序。
时序就是指系统中各总线信号(即地址、数据和控制信号)产生的先后顺序。CPU各个引脚的信号的输入输出都必须严格地按照时序关系的要求起作用,因此在学习引脚功能之前,我们首先要了解有关时序的一些基本内容。
2.指令周期、总线周期和时钟周期
每条指令的执行由取指令、译码和执行等操作组成,执行一条指令所需的时间称为指令周期,不同指令的指令周期是不等长的。
8086CPU与外部交换信息总是通过总线进行的。CPU的每一个信息输入、输出过程需要的时间称为总线周期,每当CPU要从存储器或输入输出端口存取一个字节或字就需要一个总线周期。一个指令周期由一个或若干个总线周期组成。
而执行指令的一系列操作都是在时钟脉冲CLK的统一控制下一步一步进行的,时钟脉冲的重复周期称为时钟周期。时钟周期是CPU的时间基准,由计算机的主频决定,例如,8086的主频为5MHz,则1个时钟为200ns。
8086CPU的总线周期至少由4个时钟周期组成,分别以T1、T2、T3和T4表示,如图2-12所示,T又称为状态。
图2-12 8086CPU的总线周期
一个总线周期完成一次数据传输,至少要有传送地址和传送数据两个过程。在第一个时钟周期T1期间由CPU输出地址,在随后的三个时钟周期(T2、T3和T4)用以传送数据。换言之,数据传送必须在T2~T4这三个周期内完成,否则在T4周期后,总线将作另一次操作,开始下一个总线周期。
在实际应用中,当一些慢速设备在三个T周期内无法完成数据读写时,那么在T4后总线就不能为它们所用,会造成系统读写出错。为此,在总线周期中允许插入等待周期TW。当被选中进行数据读写的存储器或外设无法在三个T周期内完成数据读写时,就由其发出一个请求延长总线周期的信号到8086CPU的READY引脚,8086CPU收到该请求后,就在T3和T4之间插入一个等待周期TW,加入TW的个数与外部请求信号的持续时间长短有关,延长的时间TW也以时钟周期T为单位,在TW期间,总线上的状态一直保持不变。
如果在一个总线周期后不立即执行下一个总线周