74ls390设计任意进制计数器_利用数字频率合成技术设计高速任意波形发生器(上)...

本文介绍了高速任意波形发生器的设计,重点阐述了两种方案:DDS技术和基于计数器的方案。DDS技术虽然具有高频率分辨率,但存在输出抖动和信息丢失的问题。而计数器方案则能完整输出波形数据,适用于高速场景,采样速率可达200百万次/秒,最高输出频率50 MHz。
摘要由CSDN通过智能技术生成

波形发生器是工程师常用的工具之一,本文介绍的是如何采用数字频率合成技术进行高速任意波形发生器设计的上篇,在后期的文章中,将带来本文的下篇,请注意留意,正文如下。

一、序言

任意波形发生器是目前电子测量仪器中发展最为快速的产品之一。它既可输出标准函数信号,也可以产生由用户定义的非标准函数波形(任意波形)信号,并且有丰富的模拟调制(AM,FM,PM)和数字调制(FSK,PSK)功能,能为不同的应用领域提供各种标准或非标准信号,尤其在水下声纳、通信、雷达导航、电子对抗等装备的研制、生产、维修中,是必不可少的信号发生器。

二、高速任意波形发生器的工作原理

目前任意波形发生器的产生有两种方案,一种方案是采用直接数字频率合成(DDS)技术产生任意波形,工作原理如图1所示。

64ff2f850bd85a9d0eed207202fc12c6.png

一个标准的DDS电路应当由以下几部分构成,既相位累加器、波形存储器、D/A转换器、低通或带通滤波器构成。任意波形数据预先通过人机接口写入波形存储器中,相位累加器的作用是根据输入的频率控制字对参考振荡器输出的时钟相位进行采样。当相位累加器的步长为K时。任意波形的输出频率

006bdb40acf7ffc37dd044aed79801f6.png

式中,Fs为固定采样时钟频率,n为相位累加器长度,改变频率控制字K,就可以改变DDS的输出频率。

采用DDS技术构成的任意波形发生器具有输出频率分辨率高、频率改变相位连续等优点,但也存在两个重要缺陷。首先是当相位累加器的相位增量步长较大时,输出波形将产生抖动;其次由于DDS技术不是逐点读取波形存储器中的数据,因此输出波形会丢失许多有用的信息。

bbb0fd105966ccaee72baafde7848c7c.png

任意波形发生器的另外一种设计方案如图2所示,其工作原理是任意波形发生器的时钟通过使计数器加1来改变由计数器构成的地址产生电路的输出地址,计数器顺序扫过波形存储器中的每一个地址直到波形数据的末端,每个地址中的波形数据都被送至D/A转换器中以将数字信号转为模拟信号,而后D/A转换器的输出信号还需经过低通滤波器对D/A转换器输出信号的跃变边缘进行平滑处理得到所需的任意波形。在这种方案中,所有波形数据都被送入D/A转换器中,所以不会丢失波形数据,但要全部输出波形存储器中定义的波形数据内容,并且任意波形的输出信号频率可变,那么取样时钟的频率就必需是可变的,这点与由DDS构成的任意波形发生器有着明显的区别。采用该方案任意波形的输出频率

9c5bd3686e2c9346a763e61f1bddec0a.png

式中,Fs为可变采样时钟频率。

使用该方案电路结构简单,能够输出复杂的任意波形,对于高速任意波形发生器最为适合。基于该方案的任意波形发生器采样速率可达200百万次/秒,任意波形的最高输出频率可以达到50 MHz。高速任意波形发生器波形总体电路的方框图如图3所示。

b5d2ba54a92c08c0949f42677cceaa95.png

以上便是此次小编带来的“波形发生器”的相关内容,通过本文,希望大家对高速任意波形发生器的工作原理具备一定的认知。此外,本文仅为如何利用数字频率合成技术设计高速任意波形发生器的上篇,主要内容将在下篇中讲解。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值