典型密码算法fpga实现_【结论】基于FPGA的SHA256算法实现（三）

摘要： 本文分析了SHA256算法的基本工作流程，对算法硬件实现的关键路径进行了优化设计，讨论了几个关键模块的设 计方案。 最后给出了基于Ahera公司的CYCLONE系列FPGA的实现结果。 关键字： SHA256；FPGA：VHD

  性能评估  

以上设计采用VHDL语言描述。在QuartusII4．2环境下编译综合．选用Ahera CYCLONE系列器件为目标器件进行整体综合、仿真和底层布局。采用FIPS180—2给出的测试数据进行仿真。采用了单个分组和多个分组分别进行测试，均得到正确结果。

在本设计中每运算一个512一bits分组需要66个时钟周期，其中第一个为数据准备周期，第2～65个周期为运算周期。第66为移位寄存器的值与HASH