微型计算机常用硬盘接口有哪些,微机原理与接口考试必备知识点整理

16条，地址线20条

1．BIU：取指令、传送数据、计算物理地址；EU：指令译码、执行指令、向BIU传送地址信息、管理寄存器。2．工作模式：实地址方式，只支持分段管理，把1MB的地址空间分成16×64KB段。

3．引脚信号(40引脚)#RD(读)#WR(写)M/#IO(存储器输入输出控制)HOLD(总线保持请求)HLDA(总线保持响应)INTR(可屏蔽中断)#INTA(中断响应信号)RESET(系统复位)DT/#R(数据发收信号)ALE(地址锁存信号)

4．物理地址求法：段地址×16+偏移地址

二．80286：16位，数据线16条，地址线24条1．BU：负责内外信息交换EU：执行全部指令AU：计算物理地址IU：取指令并进行指令译码。

2．工作模式：实地址方式+保护地址方式(分段管理)。保护是指在执行多任务操作时，对不同任务使用的不同存储空间完全隔离，保护每个任务的顺利进行。

3．引脚信号(68引脚)#PEACK(协处理器响应)PEREO (协处理器请求)#ERROR(协处理器出错)#READY(总线准备就绪)#LOCK(总线封锁)HOLD(总线保持请求)HLDA(总线保持响应)NMI(不可屏蔽中断)INTR(可屏蔽中断)CLK(系统时钟)#BHE(高字节允许)M/#IO (存储器/IO选择)#S1(总线周期)#S0(状态)CODE/#INTA(代码/中断响应)#BUSY(协处理器忙)4．不同模式物理地址求法

段选择子：索引13位(形成描述符所在地址的索引)+TI (描述符表示器TI=0：GDT；TI=1：LDT)+RPL请求特权级(0-3，0最高)；段描述符占8字节：P存在位(P=1表示该段在物理存储器中)DPL描述符特权级(0-3，0最高)S段描述符特征(S=1段描述符，S=0系统描述符)A访问特征。

5．物理地址空间及虚拟地址空间

物理地址空间=2地址线条数

虚拟地址空间=2索引位数×描述符表个数×段大小或=214×2地址线条数

三．80386：32位，数据线32条，地址线32条

1．分段部件SU：将逻辑地址转换成线性地址；分页部件PU：将线性地址转换成物理地址；总线部件BU：负责内外信息交换。执行部件EU：执行全部指令；指令预取部件IPU：预取指令；指令译码部件IDU：指令译码。

机器控制寄存器CR0：PE保护方式允许(PE=1保护方式、PE=0实地址方式)PG分页允许标志(PG=1启动片内分页部件、PG=0禁止其工作)

2．段描述符描述数据段、堆栈段及代码段在存储器中的起始位置、段的限界值和访问权限

3．描述附表寄存器(DTR)：GDTR(全局描述表寄存器)IDTR(局部描述符表寄存器)LDTR(中断描述附表寄存器)TR(任务状态选择器)

4．工作模式(实地址方式+保护地址方式(分段管理和分页管理)+虚拟86方式)。虚拟86方式指一个多任务的方式：20位线性地址=段地址×16+偏移地址(逻辑地址=段寄存器：偏移地址)

5．分段(逻辑地址到线性地址)：逻辑地址(段选择子：段内偏移地址)48(80位)13位索引×8(16)再看TI，从段描述符表中找出相应的段描述符，取出相应的段基地址，与32(64)位段内偏移地址相加得到线性地址。6．分页32位4KB(线性地址到物理地址)：DIR(10) ×4+CR3找页目录表得到页表基地址；Table(10)×4+页表基地址找页表得页基地址；Offset(12) +页基地址为物理地址。

7．32位处理器段描述符结构：段基址(32位)、段界(16位)G粒度(=0段大小以字节为单位=1以页为单位)A VL 有效位(=1系统软件有效=0无效)

各寄存器全为0，第一条指令的地址是FFFF0000H +FFFF0H=FFFFFFF0H，EIP=0000FFFFH

四．CISC与RISC的含义及各自的特点

CISC(复杂指令系统计算机)：指令条数多、指令长度不固定；RISC(精简指令系统计算机)：指令条数少、指令长度固定、指令格式种类少、寻址方式种类少。五．80486：32位，数据线32条，地址线32条

1．内部结构及各部件的功能

八个部件=整数部件ALU+浮点部件FPU+分段部件SU+分页部件PU+总线部件BIU+指令预取部件IPU+指令部件IU+Cache部件。整数部件：进行算术与逻辑运算；浮点部件：进行浮点数运行

2．80486≈高性能80386+80387+8KBcache

六．Pentium 处理器、Pentium MMX(P5架构)：32位，数据线64条，地址线32条

1．主要特点：

与80X86系列微处理器兼容、RISC型超标量结构、高性能浮点运算器、双重分离高速缓存、增强了错误检测与报告功能、64位数据总线(外部)、分支预测、常用指令固化及微代码改进、系统管理方式

2．内部关键部件及其功能

分支目标缓冲器BTB：分支指令预测

两重分离Cache：8KB指令Cache+8KB数据Cache

两条超标量指令流水线(整数部件)：U-流水线+V-指令流水线：U-流水线可执行复杂指令和简单指令，V-指令流水线仅能执行简单指令。1个时钟周期可执行两条简单指令3．MMX的含义及特点：多媒体扩展。特点是：采用SIMD 型指令、拥有积和运算功能、拥有饱和运算功能。4．Pentium开始支持SMM(系统管理方式)。七．Pentium II、Pentium III(P6架构)Pentium 4(NetBurst架构)：32位，数据线64条，地址线36条1．Pentium II 、Pentium III、Pentium 4 内部有三条超标量指令流水线，在一个时钟周期可执行三条简单指令2．Pentium 4 的主要特点

①主频1.4GHZ~10GHz,外频100MHz，前端系统总线频率