【微机原理与接口技术】--第二章--微处理器及其结构

微处理器及其结构

CPU特点、工作方式

性能指标

1. 字长：一次处理二进制位数，通常为通用寄存器宽度。
2. 主频：处理器时钟频率，如4GHz等。
3. 外频：通常指处理器外部总线频率，如100MHz等。
4. 工作电压：通常有5V，3.5V, 2.7V, 1.2V等
5. 制造工艺：管间最小线距，通常以um或nm表示。
6. 地址线宽度：指处理器外部地址线引脚条数，如20，32和36条等
7. 数据线宽度：指处理器外部数据线条数，如16，32和64条等
8. 内置协处理器：指处理器内部是否集成了数学协处理器,如80387
9. 流水线技术：是否有流水线技术，有几级流水线
10. 超标量结构：是否具有两个及以上指令流水线。
11. Cache：是否集成了高速缓冲存储器，L1、L2、L3等。
12. SIMD等多媒体扩展技术：是否具有多媒体扩展技术,如MMX/SSE/SSE2等
13. 核心架构：采用何种微核心架构。
14. 功耗：消耗功率的大小，功耗＝动态电容×电压×电流×频率
15. 性能＝核心频率×每个周期执行指令的条数

工作方式

流水、超标量技术

微处理器内部结构

8086/8088微处理器

BIU完成内外信息交换，即：
① 取指令
② 传送数据
③ 形成物理地址
EU执行全部指令，即：
① 指令译码
② 执行指令
③ 向BIU传送偏移地址信息
④ 管理通用寄存器和标志寄存器

80286微处理器

地址线（24条）的增加，使内存容量提高到16MB。 80286可以使用虚拟内存。
功能模块
内部结构

• BU功能：完成内外信息交换。具体任务是锁存和驱动地址总线；预取指令；控制各外部总线；收发数据等。
• BU组成：总线部件BU包括地址锁存和驱动器、预取器、协处理器接口、总线控制器、数据收发器以及指令预取器。
• IU功能：指令部件IU负责从预取队列中取源代码并译码，然后放入3条指令的指令队列中。
• IU组成：指令部件IU包括指令译码器和已译码指令队列。 AU功能：计算物理地址。
• AU组成：地址部件BU包括偏移量加法器、段界校验器以及物理地址加法器等。
• EU功能：执行全部指令。包括执行指令；进行算术和逻辑运算；向AU提供逻辑地址（段选择子、段内偏移量等）；管理通用寄器等。
• EU组成：执行部件EU包括运算器ALU、控制器以及寄存器组等。

80386微处理器

一、80386主要特点
1．时钟频率提高
20MHz以上，远远高于80286的时钟频率。
2．寻址能力增强
80386提供了32位地址总线，使得寻址能力由80286 的 1 6 MB， 提 高 到 4096 MB（2的32次方=4GB）。
3．增强内存管理
从80386开始，除了分段管理外，还增加了内存分页 (Memory Paging) 的技术。
4．增加了虚拟86工作方式
除了保持了80286的实地址方式和保护方式外，80386还增加了一种叫做保护方式下的虚拟8086方式（简称虚拟8086或虚拟86或V86方式）。
功能模块

内部结构

• 总线部件BU提供与外部（存储器以及I/O）的接口环境（地址线、数据线和控制线的驱动等）。
• 指令预取部件IPU通过BU按顺序向存储器取指令并放到16个字节的预取指令队中，为指令译码部件提供有效的指令。
• 指令译码部件IDU从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在3条指令的队列中，送给执行部件。
• 执行部件EU包括ALU以及64位的桶形移位寄存器和8个32位的通用寄存器及保护检测电路等，EU从IDU中取出已译码的指令后，立即通过控制电路产生各种控制信号送到内部各个部件，从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过BU与外部交换数据。
• 分段部件SU将EU送来的两路32位有效地址(段内偏移地址，隐含在某段内)通过描述符的数据结构形成32位的线性地址。
• 分页部件PU接收到线性地址后，通过两次页转换将其变换为实际的32位物理地址。

80486微处理器

1. 80486可以模拟多个80286处理器
   80486可以模拟多个80286微处理器来提供更多层次的 多任务功能。
2. 首次部分吸取RISC技术
   80486在Intel的微处理器生产史上首次吸取了RISC技术，使80486在一个时钟内完成一条简单指令的执行。
3. 采用突发总线方式与内存交换
   80486采用了突发式总线的方式与内存进行高速数据交换，从而大大加快了微处理器与内存交换数据的速度。
4. 集Cache与FPU与一体，提高了微处理器处理速度

功能模块

内部结构

• 浮点运算FPU是数学协处理器的主要功能，在80486以前的微处理器与数学协处理器是独立的两个芯片， 通过彼此间的控制信号维持运行。从80486开始Intel公司的微处理器将浮点运算的功能纳入一块芯片中，使其整体执行性能是80386与80387两者相连使用的两倍。
• 在没有高速缓存的微型计算机系统中，微处理器要花费许多等待周期来平衡与内存速度上的差异。80486凭借其内部的Cache来降低因内存而减速的影响.

Pentium微处理器

1．与X86兼容
2．RISC型超标量结构
即微处理器内具有多个指令单元，多条指令流水线。
3．高性能浮点运算部件
4．双重分离Cache
5．增加错误检测与报告分析功能
6 ．64位外部数据总线
7 ．分支指令预测
8 ．常用指令固化及微代码改进
9 ．增加系统管理方式
内部结构

部件功能

• 超标量整数处理部件

两条指令流水线是U和V，其中U采用与80486相同的5级整数流水线，指令在其中分级执行。U可执行复杂指令，V只能执行简单指令，因此1个时钟周期可执行2条简单指令。

• 超标量流水线浮点处理部件

浮点流水线由8个独立的流水级组成，其中前4个流水级与整数流水级一样。浮点运算指令同时使用2条整数流水线U和V，这使Pentium可以在一个时钟周期内取得64位操作数。

• Pentium微处理器的分离型Cache

8KB指令Cache和8KB数据Cache相互独立分离

• 64位外部数据总线

Pentium处理器的外部数据总线为64条，但内部寄存器结构还是32位。

• 分支指令预测

通过分支指令的预测将分支指令存放在两个32字节的指令预取缓冲器BTB。使U、V两个流水线可直接顺序执行指令，提高了效率

T时态、指令周期、总线访问

32位物理地址下4KB页的转换的设计

保护方式下的物理地址形成分为两个步进行，首先将48位逻辑地址转换成32位线性地址，再将32位线性地址转换成32位物理地址。
分段：将逻辑地址转换成线性地址的过程称为分段，由分段部件SU完成。
分页：将线性地址转换顾物理地址的过程称为分页，由分页部件PU完成。 分页是32位处理器独有的，根据页大小不同可有一次转换和两次页转换完成分页功能

CR0里面看PE（=1分段），PG（=1分页），TI(=0选GDT，=1选LDT)，CR4（=0页4KB

PE	PG	方式
0	0	实地址，段地址<<4+offset=物理地址
1	0	保护模式，分段，不分页，线性地址（段基地址+offset）=物理地址
1	1	保护模式，分段，分页，页基地址(高20+低12b’0’)+offset = 物理地址

① 求页目录描述符所在地址：将CR3中的页目录表基地址与DIR值的4倍相加求得页目录描述符所在地址。
② 找出页表基地址：从页目录描述符中找出页表首地址（有效位高20位，而低12位为0）。
③ 合成页描述符所在地址：将上述页表基地址与PAGE值的4倍相加得到页描述符所在地址。
④ 找出页面基地址：从得到的页描述符中找出页面对应的基地址（有效位高20位，低12位为0）。
⑤ 合成页物理地址：将得到的页面基地址与线性地址的低12位的页内偏移量相加，即可得到所需的32位物理地址

从逻辑地址到线性地址的转换

从线性地址到物理地址的转换

【例题】