5g空分复用技术_5G通信技术原理总结

最新推荐文章于 2025-04-20 20:38:47 发布

weixin_39760065

最新推荐文章于 2025-04-20 20:38:47 发布

阅读量3w

点赞数 3

文章标签： 5g空分复用技术

本文链接：https://blog.csdn.net/weixin_39760065/article/details/112513117

版权

本文详细介绍了5G通信的基本流程，包括信源编码、信道编码、调制技术、载波调制技术以及关键的5G技术如OFDM、massive MIMO和上下行解耦。内容涵盖了从基带芯片处理到射频调制的全过程，强调了5G在提高频谱效率和覆盖能力方面的创新技术。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

5G通信的基本流程框图

如上图，5G智能手机MIC输入的模拟信号会通过基带中的AD数模转换电路，完成采样、量化、编码，变成数字信号。具体过程如下如所示：

信源编码

信源编码

上图中的编码，我们称之为信源编码。

信源编码，说白了，就是把声音、画面变成0和1。在转换的过程中，信源编码还需要进行尽可能地压缩，以便减少“体积”。

对于音频信号，在多媒体中我们常用的是PCM编码。但在移动通信系统中，以3G WCDMA为例，用的是AMR语音编码。4G VoLTE还是沿用了AMR的编码格式，包括宽带声码器AMR-WB共8种编码速率，最高23.65kbps以及窄带声码器AMR-NB，从12.2到4.75kbps。采用那种编码器取决于终端能力和网络侧调度.对于视频信号，常用的是H.264、H.265编码。大家应该也比较熟悉。

除了信源编码之外，基带芯片还要做信道编码，通信协议实现等工作。

基带芯片硬件架构：

手机基带芯片的硬件架构一般采用CPU+DSP+ASIC的形式。硬件是基带芯片的躯体，决定了基带性能的下限；CPU主要用于运行基带协议栈代码，目前主流的基带CPU多采用ARM内核，主要是Cortex A系列和Cortex R系列。另外，为了降低基带芯片功耗，还会额外采用一颗Cortex M作为基带芯片在飞行模式、待机等低功耗场景下的MCU；DSP是基带芯片的核心硬件，用来实现无线通信物理层(L1)核心算法。主要功能有编解码、FFT/iFFT、CRC校验等，DSP决定了基带芯片数据吞吐能力。DSP有自行研发和IP授权两种，高通、MTK、海思采用自研方案，其他厂商采用Ceva公司的IP授权；ASIC：包括基带芯片内部调试接口，外围接口等附属功能的实现，这类芯片复杂度较低，一般采用IP授权的方式。

基带芯片软件架构:

基带芯片软件主要有实时操作系统(RTOS)、驱动程序(Drivers)和协议栈(Protocol Stack)，协议栈是基带软件的核心。软件是基带芯片的灵魂，决定了芯片的性能上限。