同步串口和异步串口的区别_串口SRAM和并口SRAM的区别

首先来看一下并口和串口的区别:

引脚的区别:

串口SRAM(或其它存储器)通常有如下的示意图:

1d371103d513ce7e142662cc0576ad5b.png


串口SRAM引脚

引脚只有SCK,CS#,SI,SO,HOLDB,VCC,VSS不到8个,一般遵循SPI协议,

并口SRAM引脚很多,串口SRAM引脚很少。
大部分SRAM是并口(parallel)操作的,也有少部分奇葩是串口协议的。并口的SRAM通常有如下的示意图:

57ab852fc961c191cef01ac759b92fd8.png


并口SRAM引脚

引脚密密麻麻接近50个,包含地址、IO、使能信号、电源等。
其中地址通常和容量有关系,这里是1Mb的容量,地址有16个(A15-A0);
其中IO通常是8的倍数,这里是16个(IO15-IO0);
使能信号CE#,WE#,OE#,BHE#,BLE#,请原谅我用#代替上划线,上划线根本无法输入,MD;
电源信号:VCC/VSS.

电路分类的区别并口SRAM是异步电路,没有时钟信号;串口电路是同步电路,有时钟信号。

再来看看并口SRAM的应用场合。

并口SRAM通常速度都比较快,应用在很多高速场合,比如作为CPU的高速缓冲存储器(Cache),如下图所示:

3045249dd20a73ff1e346c4eb1f4c50e.png

SRAM处于计算机存储器金字塔的最顶端,在速度上,SRAM>DRAM>NAND。因为SRAM的操作条件比较简单,就是简单的MOS管打开,相互fighting或者传输值的过程,用core电压就可以实现。而DRAM要产生3v左右的高压,NAND的操作电压就更高了。

在面积上,SRAM存储单元6个管子(6T),相对于DRAM的1T1C以及NAND的1T而言,又是最大的。所以在价格上也是SRAM>DRAM>NAND。

有时候SRAM也会作为寄存器的替代,因为SRAM存储单元(6个管子)面积相对于寄存器(DFF)要小不少,如果在设计中需要用到几百Byte,使用寄存器的面积可能比SRAM大上好几倍。

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
同步SRAM异步SRAM是FPGA中常见的两种存储器类型,它们在时序约束和分析上有一些区别。 首先,对于同步SRAM,数据的写入和读取操作是按照时钟信号同步进行的。时序约束主要包括写入操作的setup和hold时间,以及读取操作的access时间。写入操作的setup时间是指在时钟上升沿到来之前,数据必须稳定保持不变的最小时间;hold时间是指在时钟上升沿到来之后,数据必须保持不变的最小时间。读取操作的access时间是指在时钟上升沿到来后,数据可以稳定保持不变的最小时间。 对于异步SRAM,数据的写入和读取操作不依赖于时钟信号,它们是根据SRAM自身的控制信号来进行的。因此,时序约束主要包括写入操作的setup和hold时间,以及读取操作的delay时间。写入操作的setup时间和hold时间的定义与同步SRAM类似。读取操作的delay时间是指从读取控制信号发出到数据有效的最小延迟时间。 在时序约束和分析上,同步SRAM通常更容易处理。因为它们使用时钟控制信号进行同步,可以通过对时钟信号进行约束来实现对写入和读取操作的时序约束。此外,同步SRAM的工作频率较高,存储容量较大,能够满足更高的性能要求。 而异步SRAM的时序约束相对较为复杂,需要考虑SRAM自身的控制信号和数据信号的延迟,以及存储器单元之间的干扰等因素。对于高性能要求的设计,通常需要进行更加详细和精确的时序分析,以确保数据的正确读取和写入。 总的来说,同步SRAM异步SRAM在时序约束和分析上有些区别,需要根据具体的设计要求和使用场景来选择适合的存储器类型,并针对其特性进行相应的时序约束和分析。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值