低功耗wifi soc_switch的下一代产品采用的soc

arm已经公布了很厉害的x1核心，ipc堪比skylake。arm v9 的产品假设是cortex x2和cortex a60（a55下一代）

4*cortex x2+4*cortex a60。

显卡採Nvidia hopper 1024cuda cores @1ghz，具备2t算力。具备dlss所以实际表现相当于xbox series s。也支持rtx。

採台积电3nm工艺，并于2023-2024年发布（这样ns的生命周期6年-7年，合理）

台积电3nm将于2022年首发。

这是更早以前的一个预测

3nm tegra有多強？

n5工藝同性能功耗為n16的0.245，而n3工藝則為n16的0.1715。

已知7w的16nm tegra x1獲得了393gflops的性能，那麼在不考慮架構提升的情況下可得7w n5 tegra性能為1.6t，7w n3 tegra性能為2.3t。

如果提升至10w則是2.3t和3.3t。

配合vrs rtx dlss等技術，這是很可怕的實際表現接近xss。

7nm 100mtr/mm2的理论工艺水平，其实际产品的密度约为 amd显卡40mtr、amd桌面u 50mtr、amd笔记本u 60mtr、apple soc 70mtr、hw soc 80mtr。

170mtr理论的台积电5nm，tegra用哪一款呢？可能是类似amd笔记本u的密度构型。

因为tegra也是cpu+gpu，所以密度比单gpu/cpu跑高频产品肯定要高一些，同时也没有npu isp之类手机soc增加密度的部件。

所以工艺选择打6折所有的可能性颇大，170*60%，实际密度极有可能在100左右，也就是说100mm2这样非常适合tegra的面积，会有约100亿晶体管的空间。

这是下限哈，120mm2面积，采最高打8折密度，大约是160亿晶体管这是上限。

实际我认为120亿晶体管左右还是相当有可能的。

已知108亿图灵2304sp，未来用的升级架构会让单核用更多晶体管，粗略估算5nm tegra 可以让gpu部分拥有70亿，而cpu和外围其他部分wifi蓝牙等有30-50亿。

那么这款tegra拥有1024-1280cuda的可能颇高。配合1ghz的频率将会拥有2-2.5t算力，开启dlss等功能更会拥有约3-4t的等效算力，媲美ps4pro。

想的很美，也许这只是一款自动驾驶芯片#(汗)

性能比照gtx1650ti maxq 35w 1024cuda @1.2g，5nm能耗为16nm 1/4，所以如果有5nm版本功耗9w。降频1g，功耗降至6w，配合低功耗arm cpu，soc功耗10w，计划通。2t浮点，整体具ps4水平。

可在2022推出。