AXI4协议是ARM的AMBA总线协议重要部分,ARM介绍AXI4总线协议是一种性能高,带宽高,延迟低的总线协议。而XDMA中,利用BAR0实现上位机通过PCIE往FPGA配置寄存器的操作,对应总线协议是AXI4-Lite,AXI4总线协议的简化版。
通过学习AXI4-Lite总线协议内容,一方面为AXI4,AXI4-Stream总线协议打基础;另一方面为后续的BAR0空间内容做铺垫。
本文主要讲解AXI-Lite总线协议,文中会使用XDMA的部分内容作为例子。
勾选PCIe to AXI Lite Master Interface,默认选择1MB的空间大小;通过这个选项,在上位机的配合下,就可以通过PCIE向FPGA进行读写寄存器的操作。
这里选择AXI4-Lite协议的内容自然是因为AXI4-Lite协议适合在读写寄存器的模式下使用。原因主要有:
- 相对于AXI4,AXI4-Stream来说,控制信号少了许多,控制逻辑简单
- 读写寄存器操作数据量小,每次操作只会传输一次数据,AXI4,AXI4-Stream不适合这种模式,AXI4-Lite协议正适合。
这些特性非常适合传输寄存器操作,因为每次读写寄存器值时,传输的数据量很小,不需要灵活多变的总线协议,也不需要太过复杂的控制逻辑就可以实现。