计算机系统基础栈,计算机系统基础（二）：程序的执行和存储访问-中国大学mooc-题库零氪...

计算机系统基础(二)：程序的执行和存储访问 - 中国大学mooc

已完结

 437

第一周 程序执行概述

第一周小测验

1、机器主频的倒数(一个节拍)等于( )。

A、时钟周期

B、指令周期

C、机器周期

D、存储周期

2、CPU中控制器的功能是( )。

A、产生时序信号

B、控制从主存取出一条指令

C、完成指令操作码译码

D、完成指令译码，并产生操作控制信号

3、冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU依据( )来区分它们。

A、指令和数据的表示形式不同

B、指令和数据的寻址方式不同

C、指令和数据的访问时点不同

D、指令和数据的地址形式不同

4、下列寄存器中，用户可见的(即：机器级代码程序员能感觉其存在的)寄存器是( )。

A、存储器地址寄存器(MAR)

B、程序计数器(PC)

C、存储器数据寄存器(MDR)

D、指令寄存器(IR)

5、下面是有关CPU中部分部件的描述，其中错误的是( )。

A、ALU称为算术逻辑部件，用于进行加、减运算和逻辑运算

B、PC称为程序计数器，用于存放将要执行的指令的地址

C、通过将 PC按当前指令长度增量，可实现指令的按序执行

D、IR称为指令寄存器，用来存放当前指令的操作码

6、执行完当前指令后，PC中存放的是后继指令的地址，因此PC的位数和( )的位数相同。

A、指令寄存器(IR)

B、指令译码器(ID)

C、主存地址寄存器(MAR)

D、程序状态字寄存器(PSWR)

7、通常情况下，下列部件( )不包含在CPU芯片中。

A、标志(状态)寄存器

B、控制器

C、通用寄存器组

D、动态随机访问存储器(DRAM)

8、下列有关程序计数器PC的叙述中，错误的是( )。

A、每条指令执行后，PC的值都会被改变

B、指令顺序执行时，PC的值总是自动加1

C、调用指令执行后，PC的值一定是被调用过程的入口地址

D、无条件转移指令执行后，PC的值一定是转移目标地址

9、CPU取出一条指令并完成执行所用的时间称为( )。

A、时钟周期

B、CPU周期

C、机器周期

D、指令周期

10、下列有关指令周期的叙述中，错误的是( )。

A、指令周期的第一个阶段一定是取指令阶段

B、乘法指令和加法指令的指令周期总是一样长

C、一个指令周期由若干个机器周期或时钟周期组成

D、任何指令的指令周期中至少有一个存储器访问阶段

第二周 主存储器组织

第二周小测验

1、下列几种存储器中，( )是易失性存储器。

A、cache

B、EPROM

C、Flash Memory

D、CD-ROM

2、下面有关半导体存储器组织的叙述中，错误的是( )。

A、存储器的核心部分是存储阵列，由若干存储单元构成

B、存储单元由若干个存放0或1的记忆单元(cell)构成

C、每个存储单元有一个编号，就是存储单元的地址

D、同一个存储器中，每个存储单元的宽度可以不同

3、若某个内存条容量为1GB，则说明该内存条中可存储( )个字节。

A、2^30

B、10^30

C、2^9

D、10^9

4、某32位计算机，主存地址为32位，按字节编址，则该计算机的主存地址范围是( )。

A、0～(4G-1)

B、0～(32G-1)

C、1～4G

D、1～32G

5、假定主存地址空间大小为1024MB，按字节编址，每次读写操作最多可以一次存取32位。不考虑其它因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为( )。

A、30，8

B、30，32

C、28，8

D、28，32

6、采用行、列地址引脚复用的半导体存储器芯片是( )。

A、SRAM

B、DRAM

C、EPROM

D、Flash Memory

7、下面有关ROM和RAM的叙述中，错误的是( )。

A、RAM是可读可写存储器，ROM是只读存储器

B、ROM和RAM都采用随机访问方式进行读写

C、计算机系统的主存由RAM和ROM组成

D、计算机系统的主存都用DRAM芯片实现

8、下面有关半导体存储器的叙述中，错误的是( )。

A、半导体存储器都采用随机存取方式进行读写

B、ROM芯片属于半导体随机存储器芯片

C、SRAM是半导体静态随机访问存储器，可用作cache

D、DRAM是半导体动态随机访问存储器，可用作主存

9、存储容量为16K×4位的DRAM芯片，其地址引脚和数据引脚数各是( )。

A、7和1

B、7和4

C、14和1

D、14和4

10、假定用若干个16K×8位的存储器芯片组成一个64K×8位的存储器，芯片各单元交叉编址，则地址BFFFH所在的芯片的最小地址为( )。

A、0000H

B、0001H

C、0002H

D、0003H

第三周 磁盘存储器

第三周小测验

1、以下有关磁盘存储器信息存储原理的叙述中，错误的是( )。

A、磁盘片的两个面都可存储信息

B、信息在磁盘表面以磁化状态形式存储

C、共有三种不同的磁化状态

D、每个磁化状态对应一位二进制信息

2、以下有关磁盘存储器结构的叙述中，错误的是( )。

A、由存储介质、磁盘控制器和磁盘驱动器组成

B、磁盘的信息存储介质就是磁盘盘面

C、磁盘驱动器的位置介于CPU和磁盘控制器之间

D、磁盘操作包括寻道、旋转等待和读写三个步骤

3、以下有关硬磁盘的磁道和扇区的叙述中，错误的是( )。

A、每面有一个磁头，寻道过程中所有磁头同时移动

B、磁头和磁盘做相对运动而形成的轨迹即为磁道

C、不同盘面上同一位置的多个磁道构成一个柱面

D、一个磁道由若干扇区构成且磁盘各磁道信息位数总相同

4、以下有关磁盘驱动器的叙述中，错误的是( )。

A、送到磁盘驱动器的盘地址由磁头号、盘面号和扇区号组成

B、能控制磁头移动到指定磁道，并发回“寻道结束”信号

C、能控制磁盘片转过指定的扇区，并发回“扇区符合”信号

D、能对指定盘面的指定扇区进行数据的读或写操作

5、假定一个磁盘存储器有10个记录面，用于记录信息的柱面数为5000，每个磁道上记录信息位数相同，磁盘片外径200mm，内径40mm，最内道位密度为200bpm(位/毫米)，则该磁盘存储器的容量约为( )。

A、0.157GB

B、0.628GB

C、4.425GB

D、17.7GB

6、假定一个磁盘存储器有4个盘片，用于记录信息的柱面数为2000，每个磁道上有3000个扇区，每个扇区512B，则该磁盘存储器的容量约为( )。

A、12MB

B、24MB

C、12GB

D、24GB

7、假定一个磁盘的转速为7200RPM，磁盘的平均寻道时间为10ms，内部数据传输率为1MB/s，不考虑排队等待时间。那么读一个512字节扇区的平均时间大约为 ( )。

A、14.17 ms

B、14.67 ms

C、18.33 ms

D、18.83 ms

8、假定一个磁盘的转速为10000RPM，平均寻道时间为5.5ms，内部数据传输率为4MB/s，磁盘控制器开销为1ms，不考虑排队等待时间。那么读一个4KB扇区的平均时间大约为 ( )。

A、10.5 ms

B、11.5ms

C、12.5 ms

D、13.5 ms

9、以下有关磁盘存储器读写操作的叙述中，错误的是( )。

A、磁盘存储器可与CPU交换盘面上的存储信息

B、采用直接存储器存取(DMA)方式进行输入/输出

C、最小读写单位可以是一个扇区

D、按批处理方式进行一个数据块的读写

10、磁盘存储器进行读写操作之前，CPU需要对磁盘控制器或DMA控制器进行初始化。以下选项中，不包含在初始化信息中的是( )。

A、传送方向(即读磁盘还是写磁盘？)

B、传送数据个数或传送字节数

C、传送信息所在的主存起始地址

D、传送信息所在的通用寄存器编号

第四周 高速缓存概述

第四周小测验

1、在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是( )。

A、寄存器-主存-cache-辅存

B、寄存器-主存-辅存-cache

C、寄存器-cache-辅存-主存

D、寄存器-cache-主存-辅存

2、在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是( )。

A、主存-辅存-cache-寄存器

B、辅存-cache-主存-寄存器

C、辅存-主存-cache-寄存器

D、辅存-主存-寄存器-cache

3、在主存和CPU之间增加cache的目的是( )。

A、增加内存容量

B、提高内存可靠性

C、加快信息访问速度

D、增加内存容量，同时加快访问速度

4、以下哪一种情况能很好地发挥cache的作用?

A、程序中含有较多的I/O操作

B、程序的大小不超过实际的内存容量

C、程序具有较好的访问局部性

D、程序的指令间相关度不高

5、假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。问主存第2593号单元所在主存块对应的cache行号是( )。

A、1

B、17

C、34

D、81

6、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。问主存第2593号单元所在主存块对应的cache组号是( )。

A、1

B、17

C、34

D、81

7、假定主存地址空间为256MB，按字节编址， cache共有64行，采用8路组相联映射方式，主存块大小为64B，则cache容量至少为( )字节。

A、4216

B、4224

C、4248

D、4256

8、假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？

A、64

B、72

C、80

D、160

9、假定用作cache的SRAM的存取时间为2ns，用作主存的SDRAM存储器的存取时间为40ns。为使平均存取时间达到3ns，则cache命中率应为( )左右。

A、85%

B、92.5%

C、97.5%

D、99.9%

10、若主存地址32位，按字节编址，块大小为32字节，cache共有2K行，则以下叙述中，错误的是( )。

A、关联度为1时，标志位共计32K位

B、关联度为2时，标志位共计34K位

C、关联度为8时，标志位共计38K位

D、全相联时，标志位共计64K位

第五周 Cache替换算法和写策略

第五周小测验

1、以下关于cache替换算法的叙述中，错误的是( )。

A、直接映射方式是多对一映射，无需考虑替换问题

B、组相联和全相联映射都必须考虑如何进行替换

C、先进先出算法无需对每个cache行记录替换信息

D、LRU算法需要对每个cache行记录替换信息，即LRU位

2、以下关于LRU替换算法的叙述中，错误的是( )。

A、LRU是Least-Recently Used的缩写，表示最近最少用

B、基于cache行有多久没有被访问来进行替换

C、全相联映射方式特别适合采用LRU替换算法

D、是一种栈算法，其命中率随组的增大而提高

3、以下关于写策略的叙述中，错误的是( )。

A、写策略问题也是cache一致性问题

B、多个带cache的CPU共享主存时会出现写策略问题

C、只有在写命中时才需考虑写策略问题，在写不命中时无需考虑

D、对于写命中，有直写(Write Through)和回写(Write Back)两种写策略

4、以下关于直写(Write Through)策略的叙述中，错误的是( )。

A、每次写操作都会写cache中的内容和在主存中的副本

B、通常在cache和主存之间设置写缓冲，以加快写操作速度

C、通常在cache行中加“dirty bit”，以标识对应行是否被修改过

D、在写不命中时，若采用非写分配(Not Write Allocate)方式，则只能用直写替换策略

5、假定主存地址位数为32位，按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用直写(Write Throght)方式，则能存放32K字数据的cache的总容量至少应有( )位。

A、1504K

B、1536K

C、1568K

D、1600K

6、假定主存地址位数为32位，按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用回写(Write Back)方式，则能存放32K字数据的cache的总容量至少应有( )位。

A、1504K

B、1536K

C、1568K

D、1600K

7、假定主存地址位数为32位，按字节编址，主存和cache之间采用全相联映射方式，主存块大小为4个字，每字32位，采用回写(Write Back)方式和随机替换策略，则能存放32K字数据的cache的总容量至少应有( )位。

A、1256K

B、1264K

C、5024K

D、5056K

8、假定主存地址位数为32位，按字节编址，主存和cache之间采用4-路组相联映射方式，主存块大小为4个字，每字32位，采用直写(Write Throght)方式和LRU替换策略，则能存放32K字数据的cache的总容量至少应有( )位。

A、1168K

B、1184K

C、4672K

D、4736K

9、以下关于cache大小、主存块大小和cache缺失率之间关系的叙述中，错误的是( )。

A、cache容量越大，cache缺失率越低

B、主存块越大，cache缺失率越低

C、主存块大小和cache容量无密切关系

D、主存块大小通常为几十到上百个字节

10、某32位机按字节编址。数据cache有16行，主存块大小为64B，采用2-路组相联映射。对于以下程序A，假定编译时i, j, sum均分配在寄存器中，数组a按行优先方式存放，其首址为3200，则a[1][0]所映射的cache组号、程序A的数据cache命中率各是( )、( )。 short a[256][256]; …… short sum_array() { int i, j; short sum=0; for (i=0; i < 256; i++) for (j=0; j < 256; j++) sum+=a[i][j]; return sum; }

A、2, 15/16

B、4, 15/16

C、2, 31/32

D、4. 31/32

第六周 虚拟存储器

第六周小测验

1、以下有关早期分页存储管理(自动执行Overlay)方式的叙述中，错误的是( )。

A、分页方式主要解决程序文件比主存空间大的问题

B、分页方式可以使程序员编写程序时无需考虑主存容量

C、程序员编写程序所用的地址空间称为逻辑地址空间

D、程序员编写程序时应将逻辑地址转换为主存物理地址

2、以下有关分页虚拟存储管理方式的叙述中，错误的是( )。

A、每个进程所占的地址空间称为虚拟地址空间，被划分成若干页面

B、主存地址空间称为物理(实)地址空间，被划分成大小相等的页框

C、每条指令执行过程中，都需要把指令或数据的虚拟地址转换为物理地址

D、程序执行时，必须把程序所包含的所有代码和数据都装入主存中

3、以下是有关现代虚拟存储管理机制中地址转换的叙述，其中错误的是( )。

A、整个过程主要由操作系统实现

B、地址转换过程中要访问页表项

C、地址转换过程中能发现是否缺页

D、缺页时将转相应异常处理程序执行

4、下列命中组合情况中，一次访存过程中不可能发生的是( )。

A、TLB命中、cache未命中、Page命中

B、TLB未命中、cache命中、Page命中

C、TLB未命中、cache未命中、Page命中

D、TLB未命中、cache命中、Page未命中

5、以下是有关虚拟存储管理机制中页表的叙述，其中错误的是( )。

A、系统中每个进程有一个页表

B、页表中每个表项与一个虚页对应

C、每个页表项中都包含装入位(有效位)

D、一个页表中的表项可以被所有进程访问

6、以下是有关缺页处理的叙述，其中错误的是( )。

A、若对应页表项中的有效位(或存在位)为0，则发生缺页

B、缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理

C、缺页处理过程中需根据页表中给出的磁盘地址去读磁盘数据

D、缺页处理完后要重新执行发生缺页的指令

7、以下是有关分页式存储管理的叙述，其中错误的是( )。

A、采用回写(Write Back)写策略，每页对应一个修改位(Dirty Bit)

B、采用全相联映射，每个页可以映射到任何一个空闲的页框中

C、当从磁盘装入的信息不足一页时会产生页内碎片

D、相对于段式存储管理，分页式更利于存储保护

8、以下有关快表(TLB)的叙述中，错误的是( )。

A、引入快表的目的是为了加快地址转换速度

B、快表中存放的是当前进程的常用页表项

C、在快表中命中时，在L1 cache中一定命中

D、快表是一种高速缓存，一定在CPU中

9、以下是有关段式存储管理的叙述，其中错误的是( )。

A、段是逻辑结构上相对独立的程序和数据模块，因此段是可变长的

B、按程序中实际的段来分配主存，所以分配后的存储块是可变长的

C、每个段表项中必须记录对应段在主存的起始位置和段的长度

D、段表项中无需有效位(或存在位)，因为每个段都在主存中

10、以下给出的事件中， 无需通过异常处理程序进行处理的是( )。

A、缺页故障

B、cache缺失

C、地址越界

D、段不存在

第七周 IA-32/Linux中的地址转换

第七周小测验

1、对于IA-32中的指令“movl 8(%edx, %esi, 4), %edx”，若R[edx]=0000 01B6H，R[esi]=0000 0008H，其源操作数的有效地址EA是( )。

A、0000 01B6H

B、0000 01DEH

C、0000 01F0H

D、0000 06E8H

2、以下是有关IA-32段页式虚拟存储管理方式的叙述，其中错误的是( )。

A、进程的虚拟地址有48位逻辑地址和32位线性地址两种形式

B、逻辑地址由16位段选择符和32位段内偏移量组成

C、指令中隐含给出的32位有效地址就是32位段内偏移量

D、32位线性地址构成的地址空间就是4GB主存地址空间

3、以下是有关IA-32保护模式下地址转换过程的叙述，其中错误的是( )。

A、采用先分页、再分段的地址转换过程

B、地址转换前先计算出32位有效地址

C、顺序为逻辑地址→线性地址→物理地址

D、32位物理地址就是指32位主存地址

4、以下有关IA-32段选择符的叙述中，错误的是( )。

A、段选择符存放在一个16位段寄存器中

B、CS寄存器中RPL字段表示当前特权级CPL

C、段选择符中的高13位为对应段表项的索引

D、程序的代码段和数据段共用同一个段选择符

5、以下有关IA-32段描述符和段描述符表的叙述中，错误的是( )。

A、段描述符表就是段表，段描述符就是其中的段表项

B、段描述符分普通段描述符和系统控制段描述符两类

C、段描述符表分GDT(全局)、LDT(局部)和IDT(中断)三类

D、段基址低12位总是0，因此段描述符中的段基址字段占20位

6、以下是有关IA-32中逻辑地址向线性地址转换的叙述，其中错误的是( )。

A、系统启动时操作系统先对GDT和LDT进行初始化

B、GTD和LDT在内存的起始地址分别存放在CPU内不同的地方

C、每次逻辑地址向线性地址转换都要访问内存中的GDT或LDT

D、从对应段描述符中取出段基址与段内偏移量相加可得到线性地址

7、以下是有关IA-32/Linux系统分段机制的叙述，其中错误的是( )。

A、将用户代码段和用户数据段的段基址都设为0

B、将内核代码段和内核数据段的段基址都设为0

C、段描述符中段存在位P为1，故不以段为单位分配内存

D、内核段描述符在GDT中，而用户段描述符在LDT中

8、已知变量y和数组a都是int型，a的首地址为0x8049b00。假设编译器将a的首地址分配在ECX中，数组的下标变量i分配在EDX中，y分配在EAX中，C语言赋值语句“y=a[i];”被编译为指令“movl (%ecx, %edx, 4), %eax”。在IA-32/Linux环境下执行该指令，则当i=150时，得到的存储器操作数的线性地址是( )。

A、0x8049b00

B、0x8049b9a

C、0x8049d58

D、0x804a100

9、以下是有关IA-32中线性地址向物理地址转换过程的叙述，其中错误的是( )。

A、4GB线性地址空间被划分成1M个页面，每个页面大小为4KB

B、32位线性地址分成10位页目录索引、10位页表索引和12位页内偏移量三个字段

C、页目录表中的页目录项和页表中的页表项都占32位，且两者的结构完全相同

D、每次地址转换都需要先访问页目录表，然后访问页表，根据页表项得到物理地址

10、以下是有关IA-32存储管理控制寄存器的叙述，其中错误的是( )。

A、若要启用分页机制，则CR0控制寄存器中的PE和PG都要置1

B、CR2控制寄存器用于存放发生页故障(Page Fault)的线性地址

C、CR3控制寄存器用于存放页目录表在主存的起始地址

D、用户进程和操作系统内核都可以访问存储管理控制寄存器

期末考试

1、通常( )的位数和指令位数相同或有关。

A、指令寄存器IR

B、指令译码器ID

C、指令指针寄存器IP

D、程序状态字寄存器PSWR

2、假定用若干个16K×1位的存储器芯片组成一个64K×8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为( )。

A、4000H

B、6000H

C、8000H

D、A000H

3、用存储容量为16K×1位的存储器芯片组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了( )倍。

A、4和2

B、4和8

C、2和4

D、8和4

4、假定一个磁盘的转速为10000RPM(转/分)，磁盘的平均寻道时间为15ms，平均数据传输率为4MB/s，不考虑排队等待时间。那么读一个512字节的扇区的平均存取时间大约为( )。

A、10.625ms

B、18.125ms

C、21.125ms

D、25.625ms

5、相联存储器是按( )进行寻址访问的存储器。

A、地址指定方式

B、内容指定方式

C、堆栈访问方式

D、队列访问方式

6、假定用作cache的SRAM的存取时间为1.5ns，用作主存的DRAM存储器的存取时间为30ns。为使平均存取时间达到2ns，则cache命中率应为( )左右。

A、93.3%

B、95%

C、98.33%

D、99.1%

7、假定主存地址位数为32位，按字节编址，主存和cache之间采用2路相联映射方式，主存块大小为32B，采用回写(Write Back)方式和LRU替换策略，则能存放32KB数据的cache的总容量至少应有多少位？( )。

A、274K

B、275K

C、276K

D、277K

8、某32位机按字节编址。数据cache有32行，主存块大小为32B，采用2路组相联映射。对于以下程序A，假定编译时i, j, sum均分配在寄存器中，数组a按行优先方式存放，其首址为3200，则a[1][0]所映射的cache组号、程序A的数据cache命中率各是( )、( )。 short a[256][256]; …… short sum_array() { int i, j; short sum=0; for (i=0; i < 256; i++) for (j=0; j < 256; j++) sum+=a[i][j]; return sum; }

A、2, 15/16

B、4, 15/16

C、2, 31/32

D、4. 31/32

9、下列命中组合情况中，一次访存过程中不可能发生的是( )。

A、TLB命中、cache命中、Page命中

B、TLB未命中、cache命中、Page命中

C、TLB命中、cache未命中、Page命中

D、TLB命中、cache命中、Page未命中

10、已知变量y和数组a都是int型，a的首地址为0x8049d80。假设编译器将a的首地址分配在ECX中，数组的下标变量i分配在EDX中，y分配在EAX中，C语言赋值语句“y=a[i];”被编译为指令“movl (%ecx, %edx, 4), %eax”。在IA-32/Linux环境下执行该指令，则当i=200时，得到的存储器操作数的线性地址是( )。

A、0x8049d80

B、0x8049e4c

C、0x804a0a0

D、0x804a580

11、以下关于指令基本执行过程的叙述中，正确的是( )。

A、读取指令→指令译码→读取操作数→运算→存结果→查询中断

B、读取指令→读取操作数→指令译码→运算→存结果→查询中断

C、读取指令→查询中断→指令译码→读取操作数→运算→存结果

D、指令译码→读取指令→读取操作数→运算→存结果→查询中断

12、以下有关CPU基本组成的叙述中，错误的是( )。

A、CPU主要包含数据通路和控制器两大部分

B、ALU和通用寄存器组都属于数据通路部分

C、控制器会产生控制信号，其中主要包含指令译码器

D、若支持乘法和除法指令，则数据通路中一定包含乘法器和除法器

13、以下关于存储器分类的叙述中，错误的是( )。

A、SRAM和DRAM都属于半导体随机存取存储器

B、磁带和磁盘都是采用直接存取方式的磁表面存储器

C、磁带、磁盘、光盘和优盘都属于非易失性存储介质

D、随机访问存储器采用地址译码方式选中被读/写单元

14、以下关于主存储器容量的叙述中，错误的是( )。

A、主存容量指计算机内所有ROM和RAM存储器容量总和

B、主存地址空间是指地址总线和编址单位所确定的最大可配置主存容量

C、在不考虑其他因素变化的情况下，主存容量越大程序性能越好

D、主存容量的大小主要取决于计算机内实际配置的内存条的容量

15、以下关于cache命中率叙述中，错误的是( )。

A、cache命中率与cache容量有关

B、cache命中率与cache写策略有关

C、cache命中率与cache和主存之间的映射方式有关

D、cache命中率和程序访问局部性有关

16、假定某32位计算机按字节编址，其L1 data cache数据区容量为32KB，主存块大小为64B，采用8路组相联方式。假定某变量的主存地址为4090，则该变量所在主存块应该映射到的cache行号为( )。

A、2

B、7

C、58

D、63

17、以下关于分页存储管理方式的叙述中，错误的是( )。

A、虚拟页和主存页框之间采用全相联映射

B、虚拟页和主存页框之间的映射关系由页表记录

C、虚拟页和主存页框之间采用Write Back写策略

D、虚拟页面大小和主存页框大小两者之间可以不一致

18、以下关于IA-32/Linux虚拟地址空间的叙述中，错误的是( )。

A、每个进程只读代码段总是从0x8048000开始

B、每个进程可读可写数据段总是从0x8049000开始

C、虚拟地址空间中栈和堆都是动态存储区

D、每个进程的虚拟地址空间大小和布局一致

19、对于IA-32/Linux系统中的指令“movl 16(%edx, %esi, 4), %edx”，若R[edx]=0804 9200H，R[esi]=0000 0010H，则源操作数的线性地址LA是( )。

A、0804 9238H

B、0804 923EH

C、0804 9250H

D、0804 9256H

20、在IA-32的分页方式中，若页大小为4KB，某指令的线性地址为0x8048380，该指令所在页面被分配的主存页框号为126，则该指令的主存物理地址为( )。

A、0804 8126H

B、0804 807EH

C、0012 6380H

D、0007 E380H

21、根据半导体存储器中记忆单元结构的不同，分为( )和DRAM两种随机访问存储器，前者用于实现DRAM芯片中的行缓存(row buffer)。

22、若一个内存条中有16个DRAM芯片，每个芯片中有4个位平面，每个位平面的存储阵列为4096行×4096列，则内存条的容量为( )MB。

23、若计算机按字节编址，主存地址为32位，主存块大小为64B，cache共有64K行，采用16路组相联映射方式，则标志(Tag)字段为( )位。

24、TLB(快表)是CPU中的一个高速缓存，主要用于存放活跃页面的( )。

25、若虚拟地址为32位，页大小为4KB，TLB采用全相联映射方式，则TLB标记应占( )位。