- 博客(1)
- 收藏
- 关注
RSS订阅转载 FPGA中跨时钟域数据处理办法
时钟域 假如设计中所有的触发器都使用一个全局网络，比如FPGA的主时钟输入，那么我们说这个设计只有一个时钟域。假如设计有两个输入时钟，如图1所示，一个时钟给接口1使用，另一给接口2使用，那么我们说这个设计中有两个时钟域。 亚稳态 触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口，如果触发器的数据输入端口上数据在这个时间窗口内发生变化（或者数据更新），那么就会产生时序违规。存在这个时序违规是因为建立时间要求和保持时间要求被违反了，此时触发器内部的一个节点（或者要输出到外部的节点）可能会在..
2021-10-09 17:11:30
655
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人