“ 静态时序分析（statictiminganalysis，STA)是分析、调试并确认一个门级系统设计时序性能的比较彻底的方法。在门级电路设计过程中，为得到一个最佳的电路设计，在结构逻辑、电路布局布线等方面，时序分析起着关键性的作用。静态时序分析既要检验门级电路的最大延迟、以保证电路在指定的频率下能够满足建立时间的要求，同时又要检验门级电路的最小延迟、以满足保持时间的需求。芯片的设计只有通过了静态时序分析才能真正完成，甚至在从逻辑综合开始后的每一个设计步骤的结果都需要满足或部分满足时序的要求。
”
Prime Time
PrimeTime是针对复杂、亿万门芯片进行全芯片、门级静态时序分析的工具。芯片级的静态时序分析，同时整合了延迟计算和先进的建模功能，以实现有效而又精确的时序认可。PrimeTimeSI是全芯片门级信号完整性分析工具。PrimeTimeSl建立在成功流片验证过的PrimeTime平台之上，提供精确的串扰延迟分析、IRDrop（电压降落）分析和静态时序分析。
最低0.47元/天 解锁文章
2262
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
