第
第3辛:习题参考答案
7
7
第3章习题参考答案
1、设有一个具有20位地址和32位字长的存储器，问
该存储器能存储多少字节的信息？
如果存储器由512KX8位SRAM芯片组成，需要多少片？
需要多少位地址作芯片选择？
解：
该存储器能存储：220 x—= 4M字节
8
220
220 x 32 需要冷
22Ox32
2I9x8
=8片
(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM芯片组成该机所允许的最大主存空间，并选用存条结构形式，问；
若每个存条为16MX64位，共需几个存条？
每个存条共有多少DRAM芯片？
主存共需多少DRAM芯片？ CPU如何选择各存条？
解：
226 x64
共需4条存条
16M x64
每个存条共有16；V/- 64 =32个芯片
4Mx8
⑶ 主存共需多少=128个RAM芯片，共有4个存条，故CPU 4M x 8 4M x 8
选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM芯片构成64KX32位存储器，要求：
(1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL?在luS至少要访问一次。试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？
解：
(1)用16KX8位的DRAM芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8
个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D。?DM叭D??仏和加?皿其余同名引脚
互连)，需要低14位地址(A°?AQ作为模块各个芯片的部单元地址一一分成行、列 地址两次由A。?九引脚输入；然后再由4组进行存储器容量扩展，用髙两位地址鯨、 A瘁通过2： 4译码器实现4组中选择一组。画出逻辑框图如下。
(2)设刷新周期为2ms,并设16Kx8位的DRAM结构是128x128x8存储阵列，则 对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)
*若采用集中式刷新，则每2ms中的最后128x0. 5ps二60s为集中刷新时间, 不能进行正常读写，即存在64ps的死时间
*若采用分散式刷新，则每Ips只能访问一次主存，而题目要求CPU在1US 至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是 最适合的
*比较适合采用异步式刷新：
采用异步刷新方式，则两次刷新操作的最大时间间隔为 —= 15.625/zv,可取 128
15. 5ps ；对全部存储单元刷新一遍所需的实际刷新时间为：
15. 5psxl28=l. 984ms；釆用这种方式，每15. 5|is中有0. 5ps用于刷新，其余的 时间用于访存(大部分时间中lys可以访问两次存)。
4、有一个1024KX32位的存储器，由128KX8位的DRAM芯片构成。问：
\J/ ??2 3库 1 /(X z(x
\J/ ??
2 3库 1 /(X z(x /f\
采用异步刷新方式，如单元刷新间隔不超过8ms,则刷新信号周期是多少？ 需要恍?"宀32片，每4片为-组，共敝组
(2)设计此存储体组成框图如下所示。
(3)设该128KX8位的DRAM芯片的存储阵列为512x256x8结构,则如果选择一 个行地址进行刷新，刷新地址为A。?A&,那么该行上的2048个存储元同时进行刷 新，要求单元刷新间隔不超过8ms,即要在8ms进行512次刷新操作。采用异步 刷新方式时需要每隔凹= 15.625烬进行一次，可取刷新信号周期为15.5“。
512
5、要求用256KX16位SRAM芯片设计1024KX32位的存储器。SRAH芯片有两个控制 端：当CS有效时，该片选中。当W/R=l时执行读操作，当W/R=0时执行写操作。
解：
34心32 =4x2 = 8片,共需8片，分为4组，每组2片
256KX16
即所设计的存储器单元数为1肌字长为32,故地址长度为20位(A「A°),所用 芯片存储单元数为256K,字长为16位，故占用的地址长度为18位(A/A。)。由 此可用字长位数扩展与字单元数扩展相结合的方法组成组成整个存储器
字长位数扩展：同一组中2个芯片的数据线，一个与数据总线的D「D°相连，一 个与相连；其余信号线公用(地址线、片选信号.读写信号同名引脚互连) 字单元数扩展：4组RAM芯片，使用一片2:4译码器，各组除片选信号外，
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
