- 博客(1)
- 收藏
- 关注
原创 verilog小坑——注意delay中valid使能的使用
例子:reg [DATA_WIDTH-1:0] data_dly [SHIFT_NUM-1:0];reg [SHIFT_NUM-1:0] data_dly_v;always @(posedge clk) begin : l integer i; if(~rst_n) for(i=0; i<SHIFT_NUM; i=i+1) begin data_dly[i] <= 'd0;
2021-06-19 21:13:53
615
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人