系统架构师(软考) -------- 计算机基础

冯·诺依曼计算机

1、五大部件：运算器（算数和逻辑）、控制器、存储器、输入设备、输出设备
2、指令和数据以同等地位存于存储器，可按地址寻访
3、指令和数据用二进制表示
4、指令由操作码和地址码组成
5、存储程序
6、以运算器为中心
注: 现代计算机采用存储器作为中心，CPU将运算器和控制器集成在一起

现代计算机硬件

1、主机：CPU(运算器ALU、控制器) 主存
2、存储器: 主存、辅存
3、I/O设备:输入、输出

指令

操作码字段 + 地址码字段

指令周期

取出(解释)并执行一条指令所需的全部时间，分为取指周期、分析周期和执行周期

指令执行方式

1、顺序执行
2、重叠方式
3、流水线方式 建立时间:第一条指令执行完毕时间 周期:执行时间最长的一段 理论公式: (t1 + t2 + …+ tk) + (n-1)*∆t 实践公式: (k+n-1) * ∆t
4、流水线吞吐率 TP=指令条数/流水线执行时间 最大吞吐率 TPmax=1/∆t
5、流水线加速比 S=不使用流水线时间/使用流水线时间

指令执行过程

1、PC(程序计数器:下一条指令所在内存地址) -> MAR
2、MAR(地址寄存器) -> 存储体
3、存储体 -> MDR(数据寄存器)
4、MDR -> IR(指令寄存器:存储即将执行的指令)
5、IR -> ID(指令翻译)
6、ID -> CU(控制单元) IR -> MAR
7、MAR -> 存储体
8、存储体 -> MDR
9、MDR -> ACC

取指: PC ->AR->存储器->DR->IR 分析: OP->ID->CU 执行:AD->AR->存储器->DR->AC

运算器

1、算数逻辑单元ALU: 数据的算术运算和逻辑运算
2、累加寄存器AC: 通用寄存器,为ALU提供一个工作区，用来暂存数据
3、数据缓冲寄存器DR: 写内存时，暂存指令或数据
4、状态条件寄存器PSW: 存状态标志与控制标志

控制器

1、程序计数器PC: 存储下一条要执行指令的地址
2、指令寄存器IR: 存储即将执行的指令
3、指令译码器ID: 对指令中的操作码字段进行分析解释
4、地址寄存器AR: 用来保存当前CPU所访问的内存单元地址
5、时序部件: 提供时序控制信号

主存

主存=大楼 存储单元(8位2进制为1个)=房间 值=住户 地址(用16进制表示)=门牌号
数据总线: 一次处理n位的数据，则数据总线的长度为n。n的位数为一个字的长度。
地址总线: 假如需要n位二进制数来表示所有的地址，则地址总线的个数为n。

存储器

1、按照所处位置分类: 内存(主存):CPU 当前使用的指令和数据 外存(辅存):存放后备程序和数据
2、按照构成材料分类: 半导体存储器(静态 动态) 磁存储器(软盘) 光存储器(光盘)
3、按照工作方式分类: 读/写存储器:RAM 只读存储器: ROM(用户不能写) PROM(用户可写入一次) EPROM(可多次编程,紫外线擦除) EEPROM(可多次编程,电擦除) 闪存Flash(U盘)
4、按照访问方式分类: 按地址访问 按内容访问
5、按照寻址方式: 随机存储RAM: 主存 顺序存储SAM: 磁带 直接存储DAM: 磁盘 相联存储: cache

高速缓冲存储器

解决CPU与主存之间的速度差异，避免CPU“空等”现象。

局部性原理

时间局部性 空间局部性

cache映像方法

1、直接映像 优点:地址变换很简单 缺点:不灵活，块冲突率高
2、全相联映像 优点:位置不受限制，十分灵活 缺点:无法从主存块号中直接获得cache的块号，变换比较复杂，速度比较慢
3、组相联映像 组间采用直接映像，组内采用全相联
距离CPU较近采用直接或组相联，距离CPU较远采用全相联

cache的性能

ta = Hctc + (1-Hc)*tm Hc代表对cache的访问命中率 tc为cache的存取时间 tm为主存访问时间 ta为cache平均访问时间

cache写策略

1、写回法 write-back 只修改cache内容不立即写入主存，只当此行被换出时才写回主存 起到了缓冲作用
2、写直达法 write-through 又叫全写法，写透。同时写主存和cache，效率不如写回法
3、标记法 设置有效位 写入置1，修改时修改主存并有效位置0 读时判断有效位 为1直接读为0读主存

cache替换算法

1、随机算法 简单粗暴
2、先进先出FIFO 优点:容易实现，系统开销小 缺点:可能会把一些需要经常使用的程序块替换掉
3、近期最少使用LRU(Least Recently Used) 相对合理，但实现起来比较复杂，系统开销大
4、最不经常使用页置换LFU(Least Frequently Used) 算法计数器位数多，实现困难

磁盘存储器

存储容量=n * t * s * b n为保存数据的总记录面数 t为每面的磁道数 s为每道的扇区数 b为每个扇区的存储字节数

磁盘存取时间

寻道时间+等待时间+读/写时间 其中读/写时间可忽略不计则为:平均寻道时间+平均等待时间

校验码

码距: 任意两个码字的最小距离(逐位比较)
注意:
1、一个码组内为了检测e个错误码，要求最小码距满足: d >= e+1
2、一个码组内为了纠正t个错误码，要求最小码距满足: d >= 2t+1
3、同时纠错检错: d >= e+t+1
4、默认错一位概率最高

奇偶校验

奇校验/偶校验:添加冗余位，使数据中的1位奇数个/偶数个
缺点:只能发现奇数个位出错的情况。

海明码

分组校验 校验位在2n位上(n从0开始，分别代表从右边数起分别是第1、2、4、8…)，信息码也就是在非2n位上
数据位为n位,校验位为k位，则: 2k>= n+k+1

CRC循环冗余校验码

1、化解多项式 G(X)=X4+X+1 = 1x24 + 0x23 + 0x22 + 1x21 + 1x20 = 10011
2、信息码加0做模二除法(不进位加法): 多项式最高次方是多少加多少个0 最终取余数

计算机系统结构分类

Flynn分类

根据指令流-数据流分类
1、指令流 指机器执行的指令序列
2、数据流 指由指令流调用的数据序列，包括输入结果和中间结果，但不包括输出数据

单指令单数据流 SISD

传统的顺序执行的单处理器计算机 每次只对一条指令进行译码，并只对一个操作部件分配数据

单指令多数据流 SIMD

并行处理机 单一指令，按照同一指令流要求为他们分配不同的数据

多指令单数据流 MISD

少见

多指令多数据流 MIMD

多核处理器

指令系统

复杂指令系统 CISC

1、指令数量多 通常有100~250
2、经常使用的只有20%，但在程序中出现频率在80%
3、支持多种寻址方式 通常5~20种
4、变长指令 变长的指令增加指令译码电路的复杂性
5、指令可以对主存单元中的数据直接进行处理
6、以微程序控制为主 难以用硬布线逻辑电路实现控制器

精简指令系统 RISC

1、指令数量少
2、指令寻址方式少
3、指令长度固定，指令格式种类少
4、以硬布线逻辑控制为主
5、单周期指令执行，采用流水线技术
6、优化的编译器
7、CPU中的通用寄存器数量多，一般在32个以上

总线

一组能为多个部件分时共享的公共信息传送线路

总线分类

1、按照相对于CPU或其他芯片位置: 内部总线外部总线
2、功能划分: 地址总线 数据总线 控制总线
3、数据线多少划分: 并行总线(多条双向、有传输延迟，适合近距离连接、系统总线) 串行总线(一条双向或两条单向、速率不高但适合长距离连接、通信总线)

磁盘阵列

RAID 0 无冗余和无校验的数据分块 RAID中性能最高

把连续的数据分散到多个磁盘上存取

RAID 1 磁盘镜像阵列

将数据完全一致地分别写到工作磁盘和镜像磁盘，空间利用率为50%

RAID 2 采用纠错海明码的磁盘阵列

需用户增加校验盘来提供单纠错和双验错功能。大量数据传输时I/O性能较高。实际中很少使用

RAID 3 RAID 4 采用奇偶校验的磁盘阵列

把奇偶校验码存放在一个独立的校验盘上。RAID3采用位交叉 RAID4采用块交叉
RAID3 适用于大型文件且I/O需求不频繁 RAID4适合大型文件读取

RAID 5 无独立校验盘的奇偶校验码的磁盘阵列

对于大批量和小批量数据的读写性能都很好，适用于I/O需求频繁的应用
当有N块阵列盘时，用户空间为N-1块盘容量

RAID 6 独立的数据盘与两个独立的分布式校验方案

在RAID5基础上为了进一步加强数据保护 当有N块阵列盘时，用户空间为N-2块盘容量

RAID 7 最优化的异步高I/O速率和高数据传输率

独立存储计算机

RAID 10 最可靠和高性能

RAID 1+0 性价比比较高