2011年计算机组成原理试卷答案,2011年计算机组成原理试卷A.doc

2011年计算机组成原理试卷A.doc

(10页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

9.90 积分

厦门理工学院2005—2006学年第一学期期末考试03级计算机专业《计算机组成原理》试卷A 学号 姓名 　成绩　　　　　　一、 填空题(每个空格1分，15分)1、一片容量为32k×８的SRAM存储器芯片，地址线有 条，数据线有8条，地址范围从000016到 。2．若[x]补=11101100(单符号位)，则 [x]补的模为256。[x /2]补=____________，3．冯偌依曼计算机的基本原理包括__________和程序控制。4、在微指令格式设计过程中，有8个互斥型的微命令被分配到一组，当该组采用编码方法表示时，微指令格式的相关字段至少需要________位。5．设指令中形式地址为D,基址寄存器为BX，则基址寻址方式时，有效地址 E=__________。6.若被传送的数据为11011011，假设采用偶校验技术，则校验位C =__________。7、层次化的存储器系统一般分为三级： 、 主存、辅存。8、层次化存储器结构的设计是依据 原理。9、虚拟存储器主要用于解决计算机中主存储器的 问题。10、指令操作码字段表征指令的＿＿＿＿＿，而地址码字段指示＿＿＿＿＿＿＿＿。11、程序控制方式包括＿＿＿＿＿方式和＿＿＿＿＿＿＿＿方式。12、微指令的格式大体分成两类： 型微指令和垂直型微指令。二、 选择题(每题1分，共15分，请将答案写在下表中)1、下列数中最小的数为＿＿＿＿＿＿。A、(101001)2　B、(52)8　C、(233)16　D、(102)102、指令周期是指＿＿＿A、CPU从主存取出一条指令的时间 B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间 D、时钟周期时间3、计算机操作的最小时间单位是＿＿＿＿＿A、时钟周期　　B、指令周期　　C、CPU周期　　D、微指令周期4、采用Cache 的目的是 。A、 提高存储器的速度 B、增加存储器的容量C、 降低存储器的成本 D、上述三者5、主存中的块可以放入Cache中的唯一的位置，这种Cache是 的。A. 全相联 B、组相联 C、块相联 D、直接映象6、以下叙述正确的是 。C、 主存的存取速度可以与CPU匹配 B、主存由RAM构成，不包括ROMC、辅存中的程序需要调入主存中才能运行 D、若指令的地址码为20位，则主存容量一定是20MB7、一条机器指令中包含的信息有 。A. 操作码、控制码 B、操作码、立即数 C、操作码、地址码 、地址码、寄存器号8、在指令格式设计中，采用扩展操作码的目的是 。A. 增加指令长度 B、增加地址码数量 C、增加指令数量 C、增加寻址空间9、在单总线结构的CPU中，连接在总线上的多个部件 。A. 只有一个可以向总线发送数据，但可以有多个同时从总线接收数据B. 可以有多个同时向总线发送数据，但可以有多个同时从总线接收数据C. 可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据D. 只有一个可以向总线发送数据，并且只有一个可以从总线接收数据10、在控制信号中，相容的信号是 信号。A. 可以同时出现的 B、可以相继出现的 C、可以相互替代的 D、可以相互容错的11、信息可以同时在两个方向上传输的总线称为 总线。A. 单工 B、半双工 C、全双工 D、单双工12、DMA访问内存时向CPU进入等待状态，等待DMA的批数据访存结束后再恢复工作，这种情况称为 。A. CPU等待 B、周期挪用 C、交替访问 D、透明的DMA13、中断向量是 。A. 子程序入口地址 B、中断服务程序入口地址 C、中断服务程序入口地址的地址B. 设备地址14．算术右移指令执行的操作是(　　 　)。A.符号位填0，并顺次右移1位，最低位移至进位标志位B． 符号位不变，并顺次右移1位，最低位移至进位标志位 ；C． 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ；D． 符号位填1，并顺次右移1位，最低位移至进位标志位 ；15．设置中断排队判优逻辑的目的是(B? )A．产生中断源编码B．使同时提出的请求中的优先级别最高者，得到及时响应C．使CPU能方便地转入中断服务子程序D．提高中断响应速度三、判断题(10分)( )1、利用二极管矩阵可以做成逻辑“与”和逻辑“或”电路。( )2、有一(7，4)码为1100111，生成公式为1011，校验后可知此码有错。( )3、汇编语言就是机器语言。( )4、计算机的硬件档次对计算机系统的功能强弱有决定性作用。( )5、二进制数的位数越多，则能表示的十进制数就越大。( )6、计算机中只要硬件设备齐全，就可以正常工作。( )7、高级语言编制的程序输入任何计算机后均能被CPU直接执行。( )8、Cache对系统程序员透明 ( )9、浮点数的精确度由阶码的位数决定 ( )10、控存中存放解释指令执行的微程序和数据 四、名词解释(20分)1、 中断 2、组相联映射 3、指令系统 4、规格化 5、水平型微指令五、计算题(15分)1、设x＝-0.01011，y＝0.01011，用变形补码计算2x- y (4分)2、已知X= +0.1101 Y=+0.1011 用补码一位乘法求 X´Y ，要求写出详细过程(10分)3、假设(R)＝1000，(1000)＝2000，(2000)＝3000，(PC)＝4000，问在以下寻址方式下访问到的操作数的值是什么？(6分)(1)寄存器寻址　　　R(2)寄存器间接寻址　(R)(3)直接寻址　　　　1000(4)存储器间接寻址　(1000)(5)相对寻址　　　　－2000(PC)(6)立即数寻址　　　＃2000六、应用题(20分)1、设有32片256K×1位的SRAM芯片，问：(1) 采用位扩展方法可构成多大容量的存储器？该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ 和R/W 。2、已知CPU结构如下图所示，其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路。省略部分。0.01011，y＝0.01011，用变形补码计算2x- y (5分)3、已知X= +0.1101 Y=+0.1011 用补码一位乘法求 X´Y ，要求写出详细过程(8分)六、已知CPU结构如下图所示，其中包括一个累加器AC、一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：①写出图中四个寄存器A、B、C、D的名称和作用；②简述完成指令ADD Y的数据通路(Y为存储单元地址，本指令功能为(AC)+(Y)→(AC)。(15分) +1MM —— 主存储器CAACBD状态寄存器操作控制器ALUID参考答案一、填空(每空1分，共15分) (数据部分按照参考答案,文字部分意思符合即可)1)11110110， 28 2)行，28 3)(BX)+D 4). 0 5．功能和电气6)存储程序,程序控制 7)寻道,4 8)4 9)．5 10)．0A000H, 0BFFFFH二、名词解释(每小题 2分，共10分。)(评分要求:按照与所给参考答案的符合度给分)1、中断是一种I/O方式,是指发生外部或异常时间后,暂时停止CPU执行的程序,并在保护断点后执行处理外部或异常时间的程序,并在该程序执行完毕后又返回被终止的程序的过程.2、组相联映射是一种主存与CACHE之间数据映射的方法,该方法中主存和CACHE都分组,且CHACHE组内还分行,映射时,数据块所在主存的组和CHACHE的组之间按照直接映射方式进行,CACHE的组确定后,主存的该数据块则可以被映射到在该组的任意行.3、指令系统任何计算机所包含的全部指令的集合.指令系统与计算机的硬件结构和性能紧密相关.4、规格化就是对浮点数尾数进行处理的一种方法,该方法规定,当浮点数的尾数双符号位与最高数据位不一致时候,采用左移或右移尾数,同时同步增大或减少阶码,直到将浮点数的尾数双符号位变化成最高数据位一致.5、水平型微指令一次能定义并执行多个微操作的微指令称为水平型微指令,一般有操作控制字段、判别测试字段和直接地址字段三部分组成，相对于垂直型微指令而言具有灵活、并行操作能力强等优点。三、简答与论述题l. 要点：1)目的:满足执行程序对高速度、大容量存储空间的需要 (2分)2)原理：局部性原理 (2分)3)目前分成CHCHE-----主存—辅存 三个层次 (2分)其中前者解决主存速度慢的问题，后者解决主存容量小的不足.(各1分,共2分)2.要点:1)总线是计算机各大部件之间的连接线，分为数据总线、地址总线和控制总线三类.(1分)2)总线的仲裁解决多部件争用总线的问题 (1分)3)常见的仲裁方式包括：串行连接查询、计数器定时查询和独立请求三种方式， (3分)特点分别为系统容易扩展，但速度慢、优先级固定、单点故障明显；优先级灵活，没有单点故障，但速度慢；优先级灵活、响应速度快，没有单点故障。 (3分)3．要点：1)寻找操作数据或指令地址的方法.(1分)2)多种寻址方式的目标是为了解决指令中操作数字段位数不够,从而限制了寻址范围和操作数大小,另外,设置多种寻址方式也为程序设计提供了一定的灵活性.(4分)3)间接寻址图(3分)4．要点:在分析特定CPU结构和相关硬件环境的基础上(这句话很重要,2分),仿照程序设计的方法，画出在特定硬件环境下每条指令的指令周期流程图(2分),把完成每条指令所需要的操作控制信号进行优化和时间同步编写成微指令，然后存放到一个只读存储器(控存)中(3分)。每条机器指令对应一段微程序，当机器执行程序时依次读出每条指令所对应的微指令,执行每条微指令中规定的微操作,从而完成指令的功能,重复这一过程,直到该程序的所有指令完成(2分).微程序控制器的设计采用了存储技术和程序设计技术，使复杂的控制逻辑得到简化，从而推动了微程序控制器的广泛应用.(1分)四、判断正误，(对错误命题只判断不改正或改正不正确均不得分 每小题1分，共5分)1、Ö 2、´ 修改成: 浮点数的精确度由尾数的位数决定或: 浮点数的范围由阶码的位数决定3、´ 修改成:控存中存放解释指令执行的微程序4、Ö 5、Ö 五、计算题(本题三道小题，共21分)1. 要点：1) 设阶码和尾数均采用双符号位表示,则[X]补=00111 00.11101 [Y]补=00101 00.101 (1分)2) 求出阶差:DE=[X]阶码 + [-Y]阶码= 00111 + 11011 =00010,阶差为 2 ,移动Y的尾数与X对齐[Y]补=00111 00.00101 (1分)3) 求出尾数和 00.11101 + 00.00101 = 01.00010 (2分)4) 规格化并判断结果溢出因为尾数运算的双符号位不同,因此,需要对结果进行左移规格化,并将阶码加1,则[X+Y]补 =01000,00.10010 (2分) 由于阶码的双符号位不同,因此,该浮点运算结果发生溢出,且是正溢出(2分)2、要点:解; [X]补 = 11.10101 , [Y]补= 00.01011 [2X]补 = 11.01010 , [-Y]补= 11.10101 (2分)[2X]补 + [-Y]补 = 10.11111 (2分)结果的双符号位不同,故运算结果溢出.。 (1分)3、要点:1) [X]补=0.1101, [Y]补=0.1011 , [-X]补=1.0011 (1分)2)按照补码一位乘法的运算过程正确,且得到[XY]补=0.10001111 (6分) 3)求出真值 (1分)六. 设计综合题(15分)1) A：DR(数据缓冲寄存器，缓冲数据) B：IR(指令寄存器，存放指令)C：AR(地址寄存器，存放访问主存的地址)D：PC(程序计数器，用于表示指令地址)得分要点：指出了各代表的寄存器名称和相应的作用每项各1分，共8分2)指令的数据通路: IR(B) ® AR (C) ® MM ® DR(A) ® ALU ® AC 7分得分要点：只要通路正确,其他表现形式也可给分,但如果只用了A 、B 、C、D等来表示，则不给分。 关 键 词： 组成 试卷 原理 计算机

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。