- 博客(1)
- 收藏
- 关注
RSS订阅原创 [SOC]clock与reset设计
[SOC]芯片中的clock与reset关于时钟关于时钟如今soc规模都很大，可以被划分为很多异步的clock domain，因此需要一个时钟产生模块来产生各个clock domain所需要的时钟。芯片的时钟源可以是外部晶振或是内部PLL，当然内部PLL也需要一个参考时钟，这个参考时钟一般是来自与片外的晶振。常见的外部时钟源有32.768KHz时钟和26MHz(这个频率可以更改)时钟。32.768KHz时钟用来提供给rtc模块或者timer模块，用于产生系统时钟、时间戳或者计数等。26MHz时钟常用做
2021-01-15 17:38:32
3883
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人