东北大学秦皇岛分校
计算机与通信工程学院
计算机组成原理课程设计
专业名称
计算机科学与技术
班级学号
学生姓名
指导教师
袁静波
设计时间
2013?12?23~2014?1?3
课程设计任务书
专业:计算机科学与技术 学号:学生姓名(签名):
设计题目:指令系统及机器周期电路设计
一、设计实验条件
综合实验室
二、设计任务及要求
7号指令;
14号指令;
28号指令;
33号指令;
机器周期产生电路;
74LS139 译码器。
三、设计报告的内容
设计题目与设计任务(设计任务书)
题目:指令系统及 ALU设计
7 号,14号,28号,33号指令设计;
机器周期产生电路;
74LS139 译码器。
前言(绪论)
融会贯通计算机组成原理课程的内容,通过知识的综合运用,加深对计算机系统各个模
块的工作原理及相互联系的认识;
学习运用VHDL进行FPGA/CPL[设计的基本步骤和方法,熟悉EDA的设计、模拟调试工具
的使用,体会FPGA/CPLD技术相对于传统开发技术的优点;
培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。
设计主体
指令系统设计:
第7号指令:
助记符:ADD A,EM
格式:操作码和地址码
操作码:ADD
地址码:A,EM
功能:将存储器 EM地址的值加入累加器 A中
寻址方式:直接寻址
第14号指令:
助记符:SUB A, @R?
格式:操作码和地址码
操作码:SUB
地址码:A,@R?
功能:从累加器A中减去间址存储器的值
寻址方式:奇存器间接寻址
第28号指令:
助记符:OR A, #11
格式:操作码和地址码
操作码:OR
地址码:A,#II
功能:累加器A “或”立即数II
寻址方式:立即数寻址
第33号指令:
助记符:MOV R?, A
格式:操作码和地址码
操作码:MOV
地址码:R?,A
功能:将A中的值送入R?中
寻址方式:奇存器间接寻址
模型机硬件设计:
题目:机器周期产生电路
功能:设计电路,实现 A、B类指令分别有2和4个机器周期。
逻辑电路设计:
题目:74LS139译码器。
功能:实现双二一四译码器
表2 74LS139功能表
输入端
输出端
使能
选择
Yo
Y1
Y.
Y3
G
B
A
1
X
X
1
1
1
1
0
0
0
?
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
1
1
0
【系统设计】
模型机逻辑框图
?整机逻辑框图
地址总线ABIS
:
{|川板u
CPU ;
慎苻描會挣;W
杆融逻卿甲几i i i
[时神I
抿总*
时忡I
F^:
n
r
川序计封拆陀
u
地H幕右劈AR I
牧恢总终DF5I S
图1整机逻辑框图
芯片引脚
XCV200
IDT71V016SA
Display
Input
16 bits
5 CPU
SRAM
VO15-UO0
portout
mem(1
mem a
A15-A0
keyin
mem_rd
/OE
meinwr
/WE
elk rst
mein bh mem_bl
/BHE
/BLE
mE m_cs
/cs
i 一呵
图2芯片引脚逻辑框图
IR
图3 CPU逻辑框图
制号排控信安
指令系统设计
第7号指令:ADD A,EM
指令类型:算术运算指令
指令格式:
XX
操作码及寻址类型 第14号指令:SUB A, @R?
指令类型:算术运算指令
指令格式:
001101
XX
操作码及R?的选择00,01,10,11
第28号指令:OR A, #11
指令类型:逻辑运算指令
指令格式:
010111XX
J操作码
女口:J8位立即数
第33号指令:MOV R?, A
指令类型:数据传送指令
指令格式:
001001
XX
操作码及R?的选择00,01,10,11
微操作控制信号
1、XRD :外部设备读信号,当给出了外设的地址后,输出此信号,从指定外设读数据。
2、EMWR程序存储器 EM写信号。
3、EMRD程序存储器EM读信号。
4、PCOE将程序计数器PC的值送到地址总线 ABUSk (MAR)。
5、EMEN将程序存储器 EM与数据总线 DBU漲通,由EMW和 EMRD决
是将DBUS数据写到EM中,还是从EM读出数据送到 DBUS
6、 IREN:将程序存储器EM读出的数据打入指令寄存器IR。
7、EINT:中断返回时清除中断响应和中断请求标志,便于下次中断。
8、 ELP: PC打入允许,与指令寄存器 IR3、IR2位结合,控制程序跳转。
9、FSTC 进位置 1,CY=1
10、FCLC 进位置 0, CY=0
11、MAREN将地址总线 ABUS上的地址打入地址寄存器 MAR
12、MAROE将地址