1、存储器概述
电路设计离不开存储器件,对一个电路系统而言,一般包含以下几种存储器:EEPROM、FLASH、SDRAM(或DDR2 SDRAM、DDR3 SDRAM等),在高性能系统中还包含ZBT SRAM(或DDR SRAM、QDR SRAM等),存储器分类如图1所示。
![93a94914db351663d2cd156e165c024d.png](https://i-blog.csdnimg.cn/blog_migrate/998eb98c68795d39c4864d1cae1c4d8b.jpeg)
- EEPOM一般用于存储单板信息(如单板名称、厂家名称、单板版本号、单板序列号等);
- Flash用于存储底层驱动代码、软件代码等;
- SDRAM等用于大容量的缓存;
- ZBT SRAM等用于高吞吐量小容量的存储。
1)RAM(随机存储器,Random Access Memory),指存储内容可被快速地写入或读出,掉电存储内容丢失的存储器;可分为SRAM(静态随机存储器,Static RAM)和动态DRAM(动态随机存储器,Dynamic RAM)两种。
- SRAN的优点是只要器件不掉电,存储内容就不丢失,无需刷新电路,工作速度快,缺点是集成度低、功耗大、价格高。结构图如图2所示。
![f931773bfe6b86e85a4ee60fc5bc56d2.png](https://i-blog.csdnimg.cn/blog_migrate/0908a291c58cf25a2de96b8a7359bb85.png)
- 基本原理:①数据写入时,数据信号D及其反后的信号D#分别出现在Q1和Q1'上,待选择信号CE将Q1和Q1'导通后,D和D#触发双稳态触发器,使之发生相应的翻转,并使翻转后的状态一直得到保留,直到下一次数据写入事件的发生;②数据读出时,选择信号CE有效并使Q1和Q1'导通后,A和A'点的逻辑状态出现在数据D和D#上,从而实现数据的读取,该读取的过程并不改变存储单元内双稳态触发器的状态。
- DRAM的优点是集成度高、功耗小、价格低,缺点是即便器件不掉电,存储内容也只能保持很短的时间,需不断地被刷新。结构如图3所示。
![5d37039a600f98734565feb24eb18eb4.png](https://i-blog.csdnimg.cn/blog_migrate/2ad66769ff0065a88bade31bdabf650d.png)
2)ROM(只读存储器,Read Only Memory)指一旦写入,则无法擦除改写的存储器。高速电路设计中常用的ROM包括EEPROM(电可擦除可编程只读存储器)和FLASH(闪速存储器)
2、SDRAM介绍及其应用
1)概述
SDRAM指同步动态随机存储器,其信号电平为LVTTL,属于单端信号;
对于同步存储器件,有三个与工作速率相关的重要指标:内核工作频率、时钟频率、数据传输速率。SDRAM取址简图如图4所示。
![95eeb707fa7597fde00bc648f46c2897.png](https://i-blog.csdnimg.cn/blog_migrate/8611c6909b854493b22b109af1d1e56d.png)
SDRAM存储空间被分为若干逻辑块(BANK),取址时,首先需提供BANK地址以找到待操作的逻辑块,然后需提供行地址和列地址以在该BANK内定为存储单元。因此SDRAM的容量计算:地址数
2)引脚介绍
- CLK:时钟信号,为输入信号;
- CKE:时钟使能信号,为输入信号,高电平有效;(作用:①关闭时钟以进入省电模式;②进入自动刷新(SELFREFRESH)状态。)
- CS#片选信号,为输入信号,低电平有效。仅当CS#有效后,SDRAM才能识别存储器控制器发送来的命令,设计中,CS#信号应上拉;
- RAS#:行地址选通信号,为输入信号,低电平有效;
- CAS#:列地址选通信号,为输入信号,低电平有效;
- WE#:写使能信号,为输入信号,低电平有效;
- BA[1:0]:BANK地址信号,为输入信号;
- A[12:0]:地址信号,为输入信号;
- DQ[15:0]:数据信号,为输入/输出双向信号;
- DQML/DQMH:简写为DQM,是数据掩码信号,为输入/输出双向信号,其方向与数据总线的方向相同,高电平有效。当DQM有效时,数据总线上出现的对应数据字节被接收端屏蔽。
-
:SDRAM内核工作电源;
-
:SDRAM数据总线I/Q电源。
3)SDRAM的基本操作
基本操作方式如表1所示:
![4ccd7ca9ce58f5f3eb2587a7ea2fc84c.png](https://i-blog.csdnimg.cn/blog_migrate/8d3b0ae6d901621122d0b1816999b412.jpeg)
ps:H代表逻辑高电平、L代表逻辑低电平,X代表与该信号的逻辑状态无关。
4、DDR SDRAM介绍及其应用
1)DDR SDRAM与SDRAM的比较
DDR指双倍速率(Double Data Rate),DDR SDRAM与SDRAM的基本结构是相似的,最根本的区别在于DDR SDRAM支持在一个时钟周期内传输两次数据,这是通过接口结构的改进而实现的。
在硬件电路设计上,DDRSDRAM与SDRAM的不同点:
- 时钟信号,SDRAM的时钟信号CLK为单端信号,而DDR SDRAM则采用差分时钟信号CK/CK#;
- 信号电平,SDRAM采用LVTTL电平,接口信号为单端信号,而DDR SDRAM采用SSTL-2电平,接口信号本质上属于差分对;
- 电源,两种存储器的电源引脚都分为
和
,一般这两种引脚均可采用同一电源供电,但SDRAM的电源为3.3V,而DDR SDRAM的电源为2.5V;
- 电源种类,SDRAM仅需3.3V一种电源,DDR SDRAM需三种电源:给
和
供电的2.5V,给
供电的1.25V,以及给SSL-2终结电路供电的
电源1.25V,关于DDRSDRAM的电源电路设计;
- 时序测试,对地址信号、控制信号,SDRAM与DDR SDRAM的时序测试方法相同,对数据信号,SDRAM为单边沿采样,DDR SDRAM为双边沿采样,且时序参考信号为DQS而不是时钟信号;
- 输出信号驱动能力,DDR SDRAM输出信号的驱动能力可被设置为强驱动或弱驱动两种模式,SDRAM则不能设置,在设计中,某些存储器控制器对DDR SDRAM的输出驱动能力有要求,应相应对存储器的寄存器进行配置。
2)基本操作
- 读操作;
- 写操作;
- 上电初始化操作;
- 模式寄存器的配置;
- 扩展模式寄存器的配置;
3)时序测试:时序参考点和边沿变化速率
5、存储器DIMM条
实现大容量存储器,采取的方式:
- 将多片存储芯片布放在PCB上,通过走线,将这些芯片连接在一起以构成大容量存储;
- 采用DIMM条,相对方法一,DIMM条的使用有三个优势,其一是实现了大容量的存储,其二是节省了PCB面积,其三是简化了设计。
DIMM(双列直插式存储模块,Dual-Inline-Memory-Modules)简称双面内存条,是将多片存储器件集成于一块PCB上、通过该PCB的”金手指“引脚与单板上的DIMM条插座相连的存储技术。其中,DIMM可分为两类:Unbuffered DIMM(无缓冲DIMM)和Registeed DIMM(有寄存DIMM)
两种DIMM的区别:
- 利用Register(寄存器)器件对地址和控制信号寄存,通过对寄存器控制器的配置,使地址信号和控制信号先于数据信号一个时钟周期到达DIMM,在DIMM的Register器件停留一个时钟周期,并在下一个时钟的上升沿输送到各个存储器芯片,通过Register器件的寄存,可以达到提高信号质量、增强驱动能力的目的。Register器件位于DIMM条正面的下方。
- 利用锁相环PLL对DIMM增加了一个复位引脚RESET#,以实现对Register器件和PLL锁相环的复位。Unbuffered DIMM和SDRAM、DDR SDRAM、DDR2 SDRAM都不具备RESET#引脚,复位功能通过CKE的低电平实现,而在使用Registered DIMM时需要特别注意,操作前,软件程序必须先发出一个有效的RESET#脉冲,Registered DIMM才能正常工作;
- 在某些型号的Registered DIMM上,数据总线串接有FET(场效应晶体管,Field Effect Transistor)开关,以增强数据信号的驱动能力。
6、DDR2 SDRAM
- DDR2 SDRAM与DDR SDRAM相比,虽然其仍保持了一个时钟周期完成两次数据传输的特性,但DDR2 SDRAM在数据传输率,延时,功耗等方面都有显著提高,而这些性能的提高主要来源于:4n数据预选、ODT、PostCAS、封装等。
- DDR2 SDRAM的数据传输率可以远远高于DDR SDRAM;
- 在时序设计中,由于信号边沿不单调,需对时序裕量进行降额。
7、SRAM:DRAM的性能你在很大程度上受到刷新操作的影响,而SRAM则不涉及刷新,因此子啊相同时钟频率的条件下,SRAM的性能远高于DRAM。SRAM缺点是集成度低、容量小、功耗大、价格高。
8、FLASH:在电路设计中,一般采用FLASH存储大容量的底层驱动程序或软件程序。
9、
特点如下:
- 使用串行总线,采用两条信号线,即可将多个设备互连,PCB设计时,走线应成菊花链;
- 属于多主机总线,当总线上有两个以上的设备申请总线的主控权时,可通过仲裁决定最终的主控方;
- 标准运行速率为100Kbps,最高可达1Mbps以上;
- 电源电压范围宽,功耗低;
-
的信号线SCL、SDA属于OD(Open Drain,漏极开路)电路,在电路设计上需做上拉处理。