计算机组成原理实验准备
DVCC计算机组成原理系统概述
一、系统中所涉及模块
本实验采用DVCC实验机系统如图1所示。我们的实验所涉及的模块有以下几个部分:
运算器模块ALU
寄存器模块
指令部件模块
内存模块
微程序模块
启停和时序电路模块
控制台控制模块以及扩展模块。
图1 DVCC实验台组成结构图
二、模块所涉及的芯片及构成
表1-1 芯片编号表
模块芯片编号运算器74LS181单稳态多谐振荡器74LS123输出缓冲器74LS245地址寄存器74LS273暂存器74LS273移位寄存器74LS299寄存器堆 74LS374同步计算器74LS161地址寄存器74LS273微程序控制器E2PROM 2816
2.1运算器模块构成
(1)两片74LS181 构成8位字长的ALU,它是运算器的核心。可以实现两个8位的二进制数进行多种算术或逻辑运算,具体由74181的功能控制条件M、CN、S3、S2、S1、S0来决定,见图2。
暂存器(采用8位锁存器,74LS273),用来分别存放参与运算的两个数。
(3)缓冲器U33,用来将运算结果直接发送到系统的数据总线上,以便进行移位操作或参加下一次运算。(采用74LS245,由ALUB信号控制,ALUB=0,表示U33开通,ALUB=1,表示U33不通,其输出呈高阻)。
(4)移位寄存器(采用74LS299),它具有并行接数、逻辑左移、逻辑右移、保持等功能,具体有S0、S1、M、DS0、DS7决定。T4是它的工作脉冲,正跳变有效。
299BS1S0M功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数表1-2 移位寄存器控制状态表
2.2寄存器堆模块
通用寄存器74LS374, 4个8位。它们用来保存操作数及其中间运算结果。(1)输入:全部相连后连到系统数据总线上BUSD0~D7,总线上的数据具体写入哪个寄存器由各自的写入脉冲(LDR0K~LDR3K)控制;
(2)输出:共用一个排针REGBUS引出,在使用时再连到系统总线上,具体由哪个寄存器读出,由各自的输入允许信号R0B’~R3B’控制。
2.3系统控制开关单元
为了保证实验的顺利进行,系统中所有的信号都处于开放状态。因此,本机中设置有8个系统控制开关,以便于完成相应实验。
(1)系统总清开关:低电平为系统总清(即将总清开关拨在低电平,再拨到高电平),LCLR为总清开关电平指示,高电平亮,低电平灭。
(2)手动方式时,主存储器工作状态控制开关:SWA和SWC,LSWA,LSWC为开关SWA和SWC的电平指示灯,高电平亮,低电平灭。工作方式如下图。
表1-3 手动读写存储方式
SWCSWA工作方式00读主存储器01写主存储器11运行主存储器里面的程序
(3)手动方式时,运行方式控制开关;本机有两种运行方式:单步和连续。拨到上面时为连续,拨到下面时为单步。
(4)手动方式时,本机运行控制开关,本机有两个状态:停机和运行。要运行程序时,开关拨到上面即运行位置,若在程序运行过程中,将开关拨到下面即停止位置时,就立即停止程序的运行。
(5)微程序编程控制开关:这个开关分三挡,拨到最上面时,写微程序;拨在中间时,读微程序;拨在最下面时,运行微程序。
(6)手动脉冲发生开关:这是一个微动开关,按一次产生一个脉冲,正脉冲引出到J23的SD端,只限于手动方式下使用。
(7)启动运行开关:这也是一个微动开关,在手动方式下,按动一次产生一个启动脉冲,当运行方式开关在单步位置时,按一次启动运行开关,单步运行一条微指令;当运行方式开关在连续位置时,只要按一次启动开关,就自动往下一条一条执行微程序。
(8)部分信号控制开关
部分信号控制开关共有12个,它们都是有跳线器完成短接功能。一般的跳线器都是3针跳线器,短接左边的2针,信号设置成连接不可变信号状态。短接右边2针,信号设置成连接可控信号状态。各开关的电平由对应的LED指示,高电平亮,低电平灭。
它们的名称分别为ALUB、299B、LDDR1、LDDR2、AR、SWB、LDAR(OUTW/R)、LOAD(LEDB)、CE、WE、PCB、LDPC。
指示灯的名称对应为LALUB、L299B、LDDR1、LDDR2、LAR、LSWB、LDAR(OUTW/R)、LOAD(LEDB)、LCE、LWE、LPCB、LDPC。
2.4启停和时序电路模块
本模块由三个部分构成:
(1)时钟信号源;(2)单拍脉冲及消抖电路;(3)时序控制电路和系统运行控制开关组。在时序控制电路接入信号源H2