近十多年来，数字集成电路和各种接口总线标准的发展令人眼花缭乱，目不暇接。各个总线标准通常由不同团队制订，其纷繁芜杂的测试和测量技术给从业人员带来许多困扰。本文将就当下的一些主要接口总线标准的仿真设计与测试技术发展趋势作一些简明的总结和说明。 推荐阅读：
是德科技：ADS 技术概述 - 克服信号和电源完整性挑战的 10 种方法zhuanlan.zhihu.com
一．数字集成电路和信号的发展趋势
集成电路的发明是人类历史上的一大创举，它极大地推动了人类的现代文明进程，在今天无时无刻不在影响着我们的生活。进入 21 世纪以来，集成电路的发展则更是狂飙猛进。今天的大规模集成电路生产和制造工艺已经达到 10 nm 量产水平，更高的集成度意味着同等体积下提供了更高的性能，当然对业内从业者来说遇到的挑战和问题也就越来越严峻。
在消费类电子行业，首先是核心处理器速度按照摩尔定律每 18 个月翻番，目前似乎已经遇到发展瓶颈。近几年以 Intel 为代表的产业界开始把发展的重点转向外部接口，接口的速率从 10 多年前最初的 1-2Gbps (以 SATA 和 PCIE 1.0 为代表) 到今天已经推高到 20 Gbps 左右(以 PCIE 4.0 和 Thunder Bolt 3.0 为代表)。
在数据传输和通讯系统行业，则呈现更为复杂的局面。主要体现在为了实现更高的数据交换和传输容量，除了提高数据传输速率外，还采用了多链路扩展和复杂调制的方案以实现更高容量的数据传输。比如采用多链路扩展以实现 400 G 骨干网通讯系统，及采用 PAM 和 QAM 等调制以实现更高的数据传输速率。
从数字电路设计和研发角度来看，集成电路外部的互连结构已经完成从传统的源同步并行架构向串行结构转化(核心处理器周边的存储总线如 DDR 除外)，从电路信号特点来看也已经完成从单端并行到差分串行的转化。
图 1 典型源同步时钟系统电路架构示意图
图 2 以PCIE 为代表的典型串行总线接口电路拓扑架构
传统的源同步时钟总线系统一般多采用并行单端信号，典型幅度在从 TTL-5V,CMOS- 3.3V/1.8V 左右。在设计和测试上遇到的信号完整性问题主要是反射和串扰，经常强调如何有效利用示波器的触发功能进行定位和捕获并分析,对示波器的波形捕获率及毛刺触发和建立/保持触发等能力均有很高要求。更高的波形捕获率可以更快更容易地发现和检测到波形中的异常和毛刺。通过快速和有效地波形捕获，发现或看到异常后则可以用示波器的一些高级触发功能进行定位并分析。除了常规的毛刺或建立/保持之类的触发功能外，近年的一些示波器产品还提供了简捷易用的区域触发功能，通过设定一个区域并判定其与波形的关系让示波器自动捕获。
与传统的单端并行总线不同，近 10 年来串行差分信号正在成为数字电路与系统中的主流，基本已经完全统治接口总线。在消费类电子领域, 目前最高的总线速率是 Thunder Bolt3 接口，达 20 Gbps.在数据通信与传输骨干系统
最低0.47元/天 解锁文章
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
