文档介绍:
计算机科学与技术学院计算机组成原理实验报告书实验名称八位补码加/减法器得设计与实现班级学号姓名指导教师日期成绩ﻬ实验1八位补码加/减法器得设计与实现一、实验目得1、掌握算术逻辑运算单元(ALU)得工作原理。2、熟悉简单运算器得数据传送通路.3、掌握8位补码加/减法运算器得设计方法。4、掌握运算器电路得仿真测试方法二、实验任务1。设计一个8位补码加/减法运算器(1)参考图1,在QUARTUS II里输入原理图,设计一个8位补码加/减法运算器。(2)创建波形文件,对该8位补码加/减法运算器进行功能仿真测试。(3)测试通过后,封装成一个芯片。2.设计8位运算器通路电路参考下图,利用实验任务1设计得8位补码加/减法运算器芯片建立运算器通路。3。利用仿真波形,测试数据通路得正确性。设定各控制信号得状态,完成下列操作,要求记录各控制信号得值及时序关系。(1)在输入数据IN7~IN0上输入数据后,开启输入缓冲三态门,检查总线BUS7~BUS0上得值与IN0~IN7端输入得数据就是否一致。(2)给DR1存入55H,检查数据就是否存入,请说明检查方法.(3)给DR2存入AAH,检查数据就是否存入,请说明检查方法。(4)完成加法运算,求55H+AAH,检查运算结果就是否正确,请说明检查方法.(5)完成减法运算,分别求55H-AAH与AAH-55H,检查运算结果就是否正确,请说明检查方法。(6)求12H+34H-56H,将结果存入寄存器R0,检查运算结果就是否正确,同时检查数据就是否存入,请说明检查方法。三、实验要求做好实验预****掌握运算器得数据传送通路与ALU得功能特性。实验完毕,写出实验报告,内容如下:实验目得。实验电路图。按实验任务3得要求,填写下表,以记录各控制信号得值及时序关系。表中得序号表示各控制信号之间得时序关系.要求一个控制任务填一张表,并可用文字对有关内容进行说明。序号nsw-busnR0—BUSLDR0LDR1LDR2mnalu—busIN7~IN0BUS7~BUS0④仿真波形及仿真结果得分析方法、分析过程与分析结果。⑤实验体会与小结。四、实验预****内容1、实验电路设计原理及思路说明本实验利用基本逻辑门电路设计一位全加器(FA),如表1:表1—一位全加器(FA)电路得输入输出信号说明信号名称说明输入信号Ai加数Bi加数Ci低位输入得进位输出信号Si与Cj运算产生得进位然后以此基础上实现八位补码加/减法器得设计,考虑到实现所需既可以实现加法又可以实现减法,所以使用了一个M输入来进行方式控制加减。2、实验电路原理图ﻩ实验参考电路如下图所示,下图(a)就是1位全加器得电路原理图,图(b)就是由1位全加器采用行波进位方法设计得多位补码加/减法运算器。图1-多位补码加/减法运算器原理图图2-8位运算器通路原理图实验电路功能说明表2-一位全加器(FA)功能表输入输出CiBiAiSiCj00000001100101001101100101010**********表3-M与Bi异或关系原理图MBiM异或Bi000011101110当M为0时,Bi与M值无关,当M为1时,Bi取反.也就就是当M为0时,执行加法运算,反之进行减法运算。FA实现Ai与(Bi异或M)得加法运算,再加上Ci输出Si表4-图4功能端口解析接口解析输入A[7、、0]8位信号输入(加/被减数)B[7、、0]8位信号输入(加/减数)M控制信号(0加,1减)输出S[7、、0]输出8位计算结果OVER溢出信号(0不溢出,1溢出)表5-图3功能端口解析接口解析输入IN[7、、0]8位信号输入nsw-bus控制输入信号(0有效,1无效)nalu—bus控制输入信号(0有效,1无效)nR0—BUS控制输入信号(0有效,1无效)LDR0时钟信号,上升沿有效LDR1时钟信号,上升沿有效LDR2时钟信号,上升沿有效m溢出信号(0不溢出,1溢出)输出BUS[7、、0]8位信号输出注:1、74244b得AGN与BGN接口与74374b得OEN接口都就是低电平有效,nsw-bus,nalu-bus与nR0—BUS控制器件得输入,当输入0时,输入有效,否则无效2、74273b得CLK接口为上升沿有效,当LDR得时钟处于上升沿,即0->1变化时,输入有效4、器件得选型本实验用到以下基本逻辑器件:异或门,一位加法器FA,7486等表6—一位全加器(FA)电路所用主要器件清单名称说明AND2二输入与门XOR2异或门OR2或门INPUT信号输入端子OUTPUT信号输出端子表7-8位补码加/减法运算器器件清单XOR2二输入异或门FA一位加法器(自选器件)INPUT信号输入端子OUTPUT信号输出端子表8—8位运算器通路电路INPUT信号输入端子OUTPUT信号输出端子8位补码加/减法运算器计算元件(自
内容来自淘豆网www.taodocs.com转载请标明出处.