计算机组成四位补码器原理,计算机组成原理实验报告-八位补码加减法器的设计与实现...

《计算机组成原理实验报告-八位补码加减法器的设计与实现》由会员分享，可在线阅读，更多相关《计算机组成原理实验报告-八位补码加减法器的设计与实现(19页珍藏版)》请在人人文库网上搜索。

1、计算机科学与技术学院计算机组成原理实验报告书实 验 名 称八位补码加/减法器的设计与实现班 级学 号姓 名指 导 教 师日 期成 绩实验1八位补码加/减法器的设计与实现一、实验目的1.掌握算术逻辑运算单元(ALU)的工作原理。2.熟悉简单运算器的数据传送通路。3.掌握8位补码加/减法运算器的设计方法。4.掌握运算器电路的仿真测试方法二、实验任务1设计一个8位补码加/减法运算器(1)参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。(2)创建波形文件，对该8位补码加/减法运算器进行功能仿真测试。(3)测试通过后，封装成一个芯片。2设计8位运算器通路电路参考下图，利用实。

2、验任务1设计的8位补码加/减法运算器芯片建立运算器通路。3利用仿真波形，测试数据通路的正确性。设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。(1)在输入数据IN7IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7BUS0上的值与IN0IN7端输入的数据是否一致。(2)给DR1存入55H，检查数据是否存入，请说明检查方法。(3)给DR2存入AAH，检查数据是否存入，请说明检查方法。(4)完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。(5)完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。(6)求12H+。

3、34H-56H，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查