- 博客(2)
- 收藏
- 关注
RSS订阅原创 verilog 学习笔记1
1.#:是延迟的意思，#号后面数字是延迟的数量，延迟的单位由'timescale控制，比如有：'timescale 1ns/1ps 意思就是单位为1ns,精度是1ps。那么，#10.5就是延迟10.5ns的意思。注意在同步时序数字逻辑电路的verilog代码中，不能加入“#”进行延迟，这不是代码编写阶段能决定的。2.`include:文件包含处理。所谓“文件包含”处理是一个源文件可以将另外一个源文件的全部能容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了`include命令用
2021-08-03 11:32:43
634
原创 Verilog基础模块总结
verilog基础模块verilog基础模块包括数据类型，运算符，组合逻辑和时序逻辑四个部分。数据类型包括常量和变量，在常量中有整数，X和Z以及参数。X代表不定制，Z代表高阻值。下划线不具有任何意义，是用来分割位数，提高程序可读性，8‘b0000_如1111。常量中的参数parameter可以用标识符定义常量，运用时只使用标识符即可，提高程序可读性及维护性，如定义parameter width=8;定义寄存器reg[width-1:0]a;即定义了8位宽度的寄存器。参数传递：在一个模块中如果有定义参
2021-05-16 20:08:16
1297
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人