![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字IC前端设计
文章平均质量分 76
我去给你买橘子吃
每天进步一点点
展开
-
亚稳态处理之两级同步和握手
亚稳态是指在设计的正常运行过程中,信号在一定时间内不能达到稳定的0或者1的现象。原创 2022-04-27 22:33:55 · 1390 阅读 · 0 评论 -
vcs后仿步骤
后仿的步骤原创 2021-05-12 23:02:53 · 5479 阅读 · 0 评论 -
verilog乘法器——基于Booth算法和Wallace树
待完成原创 2020-08-08 20:14:33 · 1822 阅读 · 0 评论 -
Verilog语法总结
Verilog语法总结原创 2019-06-08 23:49:34 · 881 阅读 · 0 评论 -
三段式状态机
三段式状态机原创 2019-06-08 21:34:58 · 15874 阅读 · 5 评论 -
IC设计之——Verilog编码规范
Verilog编码规范原创 2020-06-30 23:27:00 · 379 阅读 · 0 评论