![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 88
Cheryl_Lv
这个作者很懒,什么都没留下…
展开
-
FPGA实际工程一般步骤
简单的工程只需要创建/添加源文件、约束文件就可以上机运行代码实际工程呢一般会按照以下的步骤进行: //不含BD部分创建工程(注意工程名和top module名一样)创建/添加各个module添加自带IP核添加user_ip路径路径添加方法:添加user_ip在top层文件中调用module/IP ,并完善top层代码。IP调用方法如下图所示: (...原创 2019-09-03 10:29:26 · 348 阅读 · 0 评论 -
zynq7035自带程序测试
PL:logic 板子部分PS:system ARM部分使用ps创建工程<1>Creat BD button to add ip add zynq....ip run 连线:ps时钟----pl 双击zynq cpu ip设置:时钟频率 clock、内存类型DDR、外设接口MIO(网口和串口) //datasheet 核心板原理图 ok ...原创 2019-09-03 13:35:04 · 1399 阅读 · 0 评论 -
zynq通过ps调用user_ip
创建自定义IP应该很熟悉了,可是在zynq通过ps调用user_ip和在纯FPGA中调用有点不大一样新建vivado工程添加user_ip路径新建BD文件添加zynq system IP并配置添加自定义ip连线:clk_i----------FCLK_CLK0RSTn_i -----FCLK_=RESET0_Nled_0----选中右击make external改名为LED_0...原创 2019-09-03 14:19:39 · 280 阅读 · 0 评论 -
关于zynq
BRAMblock memory , pl端RAM,可配置为双口RAM,用于ps—pl数据交互和共享MIG mig控制器memory interface generator, 控制ddr2片ddr3,216位 设mig内核时钟频率为400m,则数据频率为800m, 带宽为800mhz32bitEMMC嵌入式存.XDL Vivado的约束文件.UCF IS......原创 2019-09-04 14:01:00 · 691 阅读 · 0 评论