芯片设计
桂花很香,旭很美
这个作者很懒,什么都没留下…
展开
-
电源符号:VCC、VDD、VEE、VSS、VBAT
电路设计以及PCB制作中,经常碰见电源符号:VCC、VDD、VEE、VSS、VBAT一、解释VCC:C=circuit 表示电路的意思, 即接入电路的电压 VDD:D=device 表示器件的意思, 即器件内部的工作电压; VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压 VEE:负电压供电;场效应管的源极(S) VBAT:当使用电池或其他电源连接到VBAT脚上时,当VDD 断电时,可以保存备份寄存器的内容和维持RTC的功能。如果应用中没有使用外部电池,VBAT引脚应接到原创 2021-03-02 17:04:00 · 9522 阅读 · 1 评论 -
TI运放仿真软件TINA初体验
布置元件并连线修改器件数值(选中器件,右键,Properties)R6电阻1k改为5k哈哈,刚才有根导线没连上,现在补上了(右下角)分析ERC(错误规则检查),一个弹出的窗口会提示电路错误或者警告,可以作为调整和排查错误的参考。哈哈,两个警告,运算放大器op1的针脚V_和V+未连接,来来来,给它加上再跑一下ERC哈哈,0 errors 0warnings 开心直流分析点击Analysis 选择DC Analysis 点击Table of D原创 2021-03-04 16:19:33 · 3574 阅读 · 1 评论 -
运放分析--虚短与虚断
虚短与虚断(1)虚短如图1所示,虚短是指运放的输入端V+和V-可视为电压差很小,即近似相等:V _ = V + ,由于并没有实际的物理连接,故我们称其为虚短(以区别物理连接的短路),若其中一端接地,则另一端在必要时,可认为虚地。(2)虚断由于运放是高阻抗器件,可以认为两个输入端向运放内部流动的电流数值为0,即I + = 0,I _= 0,直观感觉是两个端口之间像断开的,故称为虚断。在电路分析中,根据情形使用这两个概念可以很方便的分析出电路的增益,输入输出阻抗等信息。线性电路的可叠..原创 2021-03-04 13:12:32 · 20944 阅读 · 1 评论