![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Altera
dqw~
这个作者很懒,什么都没留下…
展开
-
verilog中~&在判断中的作用
在做4*4键盘输入时遇到~&的写法if(~&key_board_row_i)假设a有4位&a相当于a[0] & a[1] & a[2] & a[3]~&a相当于~ ( a[0] & a[1] & a[2] & a[3] )当a的4位全1,&a=1,~&a=0原创 2020-06-05 15:04:59 · 1872 阅读 · 0 评论 -
状态机finite-state machine学习笔记1
**状态机finite-state machine学习笔记1**例子来自于<Verilog数字系统设计教程>第12章,书中的例子错误较多,代码已经经过改写。状态转移图1.Gray编码module fsm( Clock, Reset, A, K2, K1, state);input Clock,Reset,A;output reg K1,K2;outpu...原创 2019-06-09 10:32:06 · 1055 阅读 · 0 评论 -
状态机finite-state machine学习笔记2——按键消抖初步(1)
状态机finite-state machine学习笔记2第一部分未按下时空闲状态(IDLE)按下抖动滤除状态(FILTER0)按下稳定状态(DOWN)释放抖动滤除状态(FILTER1)/*Clk为50_000_000的时钟Rst_n为复位信号key_in为按键输入key_flag为按键的使能状态key_state是按键状态标志*/...原创 2019-06-17 14:52:27 · 437 阅读 · 0 评论