FPGA
weixin_41626111
这个作者很懒,什么都没留下…
展开
-
任意占空比的方波程序
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity reseter isport(clk:in std_logic; --输入时钟100Mhzreset_out:buffer std_logic:=‘1’); --初始设为高电平end resete...转载 2019-04-28 08:40:40 · 1950 阅读 · 0 评论 -
FPGA杂记1
1.setup指触发器的时钟信号上升沿到来前,数据稳定不变时间。holdup指触发器上升沿到来后数据稳定不变的时间。2.组合逻辑中门的输入信号经过不同延时,到达时间不同成为竞争,产生毛刺叫做冒险。可以通过外部加电容,使用选通信号或添加布尔式消去项等去掉。静态冒险:输入信号变化前后,输出的稳态值一样,但在输入信号变化时,输出信号产生了毛刺。在组合逻辑电路中,由于产生冒险的原因不同又分为功能冒险和...转载 2019-05-13 22:53:20 · 163 阅读 · 0 评论