进制
- 10转R进制:短除法(逆序排列)转R进制就除R
- R转10:按权相乘
- 2 转 8 : 1对3
- 2转16 :1对4
原码补码反码移码
- 原码:转2进制高位补0,不可用于机器计算。
- 反码:正数与原码相同;负数符号位不动,剩下的按位取反。
- 补码:正数与原码反码相同;负数为反码加一。
- 移码:补码的首位取反。一般用来做浮点运算中的阶码。
- 一字节八位的取值范围:
原码:正负2^7: -127到127
反码:正负2^7: -127到127
补码:-128到127。
浮点数运算
表示:N= M* R^e
M 尾数 e指数 R基数
- 对阶:从低往高对阶
主机:CPU和内存(主存储器)
CPU
- 运算器(算数逻辑单元ALU):做运算
- 算数逻辑单元ALU:
- 累加寄存器 AC:
- 数据缓冲寄存器DR:
- 状态条件寄存器PSW:存储进位溢出等
- 控制器:控制整个CPU的运作交互等
- 程序计数器PC:接下来运行那个位置的指令
- 指令寄存器IR:调取指令
- 指令译码器:分析指令的操作码
- 时序部件
Flynn分类
多指令多数据流:集群
多指令单数据:不合理
单指令多数据:阵列计算
单指令单数据:基本淘汰
CISC和RISC
- CISC复杂指令集:
- 依据不同的业务定制设计指令,定制开发。
- 指令数量多,频率差异大,使用可变长指令。
- 微程序(微码)控制技术。
- RISC精简指令集:
- 将通用方法精简化,复杂操作用精简操作替代。
- 指令数量少,频率接近,使用定长格式。
- 针对寄存器操作,大量引入寄存器,寄存器效率高。读取存入操作内存,其余操作寄存器。
- 硬布线逻辑控制为主,设计复杂,使用效率高。
流水线
-
流程
取指-分析-执行 -
流水线周期:执行最耗时的操作
-
n条指令全部执行完毕耗时
首先理论公式::第一条指令执行的时间+(n-1)*流水线周期
其次实践公式:每个操作划分的每个块都以流水线周期计算 -
吞吐率计算
吞吐率TP=执行的条数/执行的时间最大(理想)吞吐率:1/流水线周期。忽略流水线建立的时间
-
加速比
完成同样的任务:不使用流水线的时间 / 使用流水线的时间 -
流水线效率:
实际占用的时空 / 总时空
计算机层次化存储结构
概述
- cpu(寄存器)
- Cache缓存 性价比方案 按内容存取 相联存储器
- 内存
- 外存
Cache
- 命中率:CPU访问Cache获取到需要的数据的概率
- Cache+(内存)主存储器的平均存取周期:
Cache命中率*Cache周期 + (1-Cache命中率)*主存存取周期
局部性原理
为了解决存储的量和速度之间的矛盾
- 时间局部性:某个时间集中访问某个指令某段数据,直接在cache中读取
- 空间局部性:操作数组:立刻访问临近的空间
- 工作集原理:频繁访问的页面的集合打包处理,调用进cache
主存
- 只读存储器ROM
- 随机存储器RAM
计算
从几到几的内存地址,共有多少地址单元。每个地址单元16bit,用28片芯片组成,每个芯片多少个存储单元,每个存储单元存储多少bit。
磁盘结构
磁盘-盘面-磁道-扇区
寻道时间:磁头寻找磁道的时间,磁头移动到磁道的时间
等待时间:等待读写的扇区旋转到磁头下的时间
存取时间:寻道时间+等待时间(平均定位时间+转动延时)
试题:有一个磁盘,一个缓冲区用来处理读取到的数据,以顺序和存储优化分布各自处理磁道记录的时间。
计算机总线
- 内部总线
微机内部的,比如寄存器和算数逻辑单元之间传输数据,算数逻辑单元和控制器之间。是芯片级别的。 - 系统总线:连接计算机内部各大部件的总线
数据总线:32位的计算机,发送数据的宽度是32位
地址总线:此时,能够管理的地址就是2^32位也就是4G内存
控制总线:传送控制命令,发送控制信号 - 外部总线:和其他设备的数据交互
串并联系统可靠性分析
-
串联系统:
可靠度:每个系统的可靠度累乘,失效:失效率相加 -
并联系统:
可靠度:1-每个子系统都失效
校验码
码字:编码
码距:改变多少位会变成另外一个最近的编码
循环冗余校验码CRC
**可检错不能纠错**
条件:原始报文和生成多项式(n位)
流程:原始报文补n-1位0,按位异或多项式生成的二进制
结果:n-1位余数补在原始报文后面,生成报文再对多项式模2除法的余数就是0。
海明校验码
纠错+改错
必考,赶紧百度
- 确认校验码的位数,列出表格填入信息位。
- 列出校验位公式
- 根据公式获取校验位的值
- 将收到的校验位和产生的校验位按位异或,算出的结果代表第几位数据位出错。