每年题目都不一样,但看看往年题可以帮助查缺补漏
第一题:组合逻辑设计
4人(1个组长和3个组员)对议题进行投票表决。组长有一票否决权。如果组长一票否决,则议题被否决。如果组长正常投票(同意、反对或者弃权),则统计同意的人数和反对的人数。当同意人数大于反对人数,则议题通过,否则议题被否决。
请设计组合逻辑电路,实现这样子的一个投票表决器
同意 | 反对 | 弃权 | 一票否决 |
---|---|---|---|
组长信号 | 00 | 01 | 10 |
组员信号 | 00 | 01与11 | 10 |
第2题 时序逻辑电路设计
设计一个Mealy型电路,若序列的一个后缀为字符串2011,则输出1;如果为2021,则输出2,其他情况都输出0。
异步复位
具体in, out, reset信号描述,看下面草稿。
in的输入只会出现字符"0", “1” 或"2"
这题我过了。所以下面的状态图也应该没有问题
第三题,附加题,斐波那契变形
我没有做出来
s[x]的表达式如下
测试要求:看草稿(我抄下来的)
s[x] = 0, x = 0
= 1, x = 1,2,3
= s[x-1] + s[x-2]^s[x-3], x>3
谢谢看到这里,祝你P0和日后的计组学习一切顺利!Good luck :)