weixin_42096725的博客

原创 vivado 多个时钟IP核调用

做某些电学实验或者参加一些学科竞赛的时候，有时候需要输出多路方波信号（如10路，20路，甚至30路等），而FPGA的一个时钟IP核通常能输出4~7路方波，这个时候我们就需要调用FPGA内部其他的时钟IP核。 本文的主要内容是介绍如何调用FPGA中的多个时钟IP核。我使用的vivado版本是2019.2 这个版本。我使用的FPGA是达芬奇开发板。首先打开vivado2019.2，创建一个项目。新建.v文件定义全局时钟和全局复位点击“I...