一、实验目的
1.熟练掌握QUARTUS软件
2.提高FPGA的综合设计能力
3.提高在调试过程中的分析问题,解决问题的能力
二、实验设计要求及方案设计
2.2实验要求
按着按键,计数的值不断增大,并显示到数码管上,同时看到小灯逐渐变亮。设计完全采用verilog语言编写。
2.3实验原理:
2.31芯片简介
本实验用到的芯片是TLC5620,这是一款4 路串行8位电压输出型数模转换芯片,每个下降沿接收一位数据,其中高2位为通道选择,低8位为DA数据,第9位 RNG 为1时输出0到2倍Vref,为0时输出0到Vref ,共计11位数据。LDAC管脚是装载DAC的控制端。当LDAC是高电平时,有数字信号写入的时候DAC 输出不会被更新,只有LDAC信号由高电平下降为低电平时才会更新模拟输出。LOAD 管脚是串行界面数据装载控制端。当LDAC是低电平的时候,在LOAD信号
的下降沿,将输入的数字数据锁入输出门,并立即产生模拟电压输出。
2.32 程序设计
本程序是分模块编写的,一个模块的作用的测试,另一个模块是TCL5620进行AD转换。
TCL5620程序流程
测试模块流程图