- 博客(1)
- 问答 (3)
- 收藏
- 关注
RSS订阅原创 求助，Verilog vivado 存储器辅助仿真
求助，源码如下reg[7:0] mem[0:4];initial begin $readmemb("D:\vivado\DATA\TESTTESTTEST\om.txt",mem,0,4);end就是读不进定义的存储器里，报错如下File D:vivadoDATATESTTESTTESTom.txt referenced on D:/vivado/DATA/TESTTESTTEST/TESTTESTTEST.srcs/sim_1/new/sim_TESTTEST2.v at...
2020-10-16 13:24:43
1527
12
空空如也
[Netlist 29-101] ?
2021-06-04
基于FPGA的随机数发生器?
2021-05-09
TA创建的收藏夹 TA关注的收藏夹
TA关注的人