计算机组成原理 大纲,计算机组成原理大纲.doc

计算机组成原理大纲

《计算机》教学大纲

一、课程的性质、目的和任务

计算机组成原理是高等学校计算机科学与技术专业及其他相关专业的核心基础课程计算机类专业研究生入学考试的全国统考课程培养造就具有较强综合能力的人才

二、学习本课程学生应掌握的前设课程知识

导论

三、课程内容和基本要求

理论教学

表1 理论教学内容与基本要求

章次内容教学目标了解理解掌握1.计算机概论√22.计算机的发展√3.计算机的硬件√4.计算机的软件√5.计算机系统的层次结构√2.运算方法和运算器1.数据的表示方式√102.定点加、减法运算√3.定点乘法、除法运算√4.定点运算器的组成√5.浮点运算方法及步骤√3.内部存储器1.存储器概述√102.存储器的分类√3.存储器工作原理√4.CPU与存储器组织的连接√5.并行存储器√6.Cache存储器√4.指令系统1.指令系统的性能要求√62.指令格式√3.指令和数据的寻址方式√4.典型指令√5.中央处理器1.CPU的功能和组成√82.指令周期√3.时序发生器√4.微程序控制器原理√5.微程序设计技术√6.总线系统1.总线的概念和结构形态√42.总线接口√3.总线仲裁√4.总线的定时和数据传输模式√7.外围设备1.外围设备概述√42.磁性材料存储设备√3.光盘存储设备√4.显示设备√5.输入设备和打印设备√8.输入输出系统1.外围设备的信息交换方式√62.程序查询方式√3.程序中断方式√4.DMA方式√5.通道方式√2、实验教学

表2 实践教学内容与基本要求

实验名称(学时)实验目的实验内容时数1.QuartusII1.熟悉Quartus II运行环境,利用本软件完成电路仿真。

2.熟悉VHDL语言的语法规则及使用。1.利用Quartus II完成原理图输入设计。

2.利用VHDL语言完成简单逻辑关系描述。

3.利用VHDL语言实现全加器的语言描述(选做)。 22.1.掌握简单运算器的数据传输通路。

2.利用VHDL语言实现74LS181的算术运算及逻辑运算功能。

3.掌握Quartus II的编译及仿真过程。1.利用原理图输入或VHDL语言描述ALU181的16种算术运算与逻辑运算。

2.对先行进位全加器74LS181算数逻辑运算关系进行验证。 23.1.掌握运算器数据传输通路的硬件实现。

2.熟悉GW48-CP+实验系统中模式1功能及各引脚的对应关系。

3.掌握计算机与实验箱的连接方式。1.对照模式1,确定实验中A7—A0、B0--B7、F7—F0、S3-S0、CN、M、CO的引脚对应关系

2.对先行进位全加器74LS181算术逻辑运算关系进行验证。24.学会定制ROM存储单元。掌握FPGA中lpm_ROM的设置,理解只读存储器ROM的工作特性和配置方法。1.用文本编辑器编辑mif文件配置ROM。

2.在初始化存储器编辑窗口编辑mif文件配置ROM。

3.验证FPGA中ROM的功能。

4.利用实验设备实施观察存储器内数据的存储与变化情况。 25.时序电路产生器1.掌握节拍脉冲发生器的设计方法和工作原理。

2.理解节拍脉冲发生器的工作原理。采用合理的逻辑部件,完成连续节拍发生电路的设计,观察节拍脉冲的波形变化。26.程序计数器PC与地址寄存器AR实验

1.掌握地址单元的工作原理。

2.掌握程序计数器的两种工作方式,加1计数和重装计数器初值计数的实现方法。

3.掌握地址寄存器从程序计数器获得数据和从内部总线获得数据的实现方法。利用实验设备,根据数据通路实现地址切换来获取内存不同性质的数据。

2四、教学方法

五、课程教学目标的实现方法与途径

表3 课程教学目标分解与实现途径说明

课程教学一级目标三级子目标

(注:培养标准)教与学的方式方法1.知识2.能力2.1.2计算机硬件、软件与网络的基本实验能力通过认知实践、课内实践教学、课外实践学习活动。2.1.3验证计算机硬件、软件与网络工作原理的能力通过课堂讨论、课内实践教学、课外实践学习活动。2.5.3终身学习能力通过课内理论

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
LPM_ROM和LPM_RAM设计 一 实验目的 掌握FPGA中LPM_ROM的设置: 1 作为只读寄存器ROM的工作特性和配置方法; 2 学习将程序代码或数据以MIF格式文件加载于LPM_ROM中; 掌握lpm_ram_dp的参数设置和使用方法: 1 掌握lpm_ram_dp作为随即存储器RAM的设置; 2 掌握lpm_ram_dp的工作特性和读写方法; 3 掌握lpm_ram_dp的仿真测试方法。 二 实验要求 1 LPM_ROM定制和测试 LPM_ROM的参数设置: LPM_ROM中数据的写入,即初始化文件的编写; LPM_ROM的实际应用,在GW48实验台上用N0.0电路模式测试。 2 LPM_RAM定制和测试 LPM_RAM的参数设置; LPM_RAM的实际应用,在GW48实验台上用N0.0电路模式测试。 三 实验原理 用户可编程硬件FPGA芯片设计,有许多可调用参数化库模块LPM(Library Parameterized Modules),课直接调用设置,利用嵌入式阵列块EAB(Embed Array Block)构成lpm_ROM,lpm_RAM等各种存储器结构。 Lpm_ROM有5组信号: 地执信号address[]; 数据信号q[]; 时钟信号inclock、outclock; 允许信号memenable. 其参数是可以设定的。由于ROM是只读寄存器,它的数据口试单向的输出端口,数据是在对FPGA现场配置时,通过配置文件一起写入存储单元的。 Lpm_ram_dq的输入/输出信号如下: 地址信号 address[]; RAM_dqo的存储单元地址; 数据输入信号DATA[] RAM_dqo的数据输入端; 数据输出信号Q[]; RAM_dqo的数据输出端; 时钟信号CLK; 读/写时钟脉冲信号; 读写信号W/R 读/写控制信号端 数据从总线端口DATA[]输入。丹输入数据和地址准备好以后,由于在inclock上的信号是地址锁存时钟,当信号上升沿到来时,地址被锁存,于是数据被写入存储单元。数据的读出控制是从A[]输入存储单元地址,在CLK信号上升沿到来时,该单元数据从Q[]输出。W/R为读/写控制端,低电平时进行读操作,高电平时进行写操作; 四 实验步骤
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值