verilog的lvds输出模块
lvds输出模块、verilog、vivado、源码
FT601的fpga测试工程
FT601的fpga测试工程、verilog、vivado、FT601
verilog图像截图模块
verilog图像截图模块、截图、适配、任意参数配置
陀螺仪数据verilog滤波和排序模块
陀螺仪数据verilog滤波和排序模块、适配常用陀螺仪、冒泡排序算法、滤波算法、fpga、verilog、vivado、quartus ll等
陀螺仪ICM-42688-P读取模块
陀螺仪ICM-42688-P读取模块,verilog源码、可任意配置量程、可任意配置回报率
serdes的aurora时使用
1、serdes的aurora时使用;
2、verilog;
3、vivado;
4、上班已测试的工程,包含源代码;
5、速率可通过更改工程而改变;
rs485-uart工程
rs485,uart、vivado、verilog、串口、可通过上位机串口软件发送数据,RS485的fpga工程可接收参数数据;
bin文件转txt文件工具
bin文件转txt文件工具,工程使用vs2010,该工具支持任意大小文件转换
图像缩放模块-最大支持10放缩放
图像缩放模块-最大支持10放缩放
压缩包中包括缩放源码,仿真源码、仿真照片及照片、bin、txt装换工具,使用平台是xilinx
图像产生模块-支持任意分辨率
图像产生模块-支持任意分辨率,可设置输出黑、白、红、蓝、横条、竖条、左斜杆、右斜杠、灰阶、定制化的logo等,支持xilinx、intel、安路等平台;
代码使用verilog编写,
icnd2069+icnd2019驱动
icnd2069+icnd2019驱动,可直接移植至xilinx平台,如果移植至intel平台,需修改bram,
4通道输入+4通道输出的sdram模块
sdram模块,支持4通道输入和4通道输出,最大系统时钟支持200mhz;
以上板验证,并长时间测试,
2输入2输出通道的sdram模块
2输入2输出通道的sdram模块,以上板验证,通过测试,稳定性和可靠性OK;
上板测试最大系统时钟是200mhz
视频图像有无实时检测模块
视频图像有无实时检测模块,fpga,verilog,视频、检测、
在线可调波特率串口模块-支持任意波特率
在线可调波特率串口模块-支持任意波特率
移动目标检测工程,自动检测移动目标
移动目标检测工程,可直接用
自动检测移动目标,sdram、coms、ov5640、quartus、cyclone iv、vga、verilog、fpga
xilinx fpga在线升级
xilinx 远程升级,包括golden 工程和updata工程及对应约束;
工程中包括icape2源语模块和flash读写模块;
sdram_sim.zip
sdram仿真模型,仿真使用,在ModelSim SE-64 10.5下使用
w25q128仿真模型.rar
w25q128 verilog仿真模型,用于SPI外设的仿真和调试。可加快工程进度
M12L64322A(2S)(1).pdf
sdrasm M12L64322A (2S)